[發(fā)明專利]解耦過孔填充

在審

• 申請(qǐng)?zhí)枺?/td>: 201480083579.0
• 申請(qǐng)日: 2014-12-23
• 公開（公告）號(hào): CN107004597A
• 公開（公告）日: 2017-08-01
• 發(fā)明（設(shè)計(jì)）人: Y·V·舒斯特曼;F·格里吉?dú)W;T·K·因杜庫(kù)里;R·A·布雷恩
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): H01L21/3205
• 分類號(hào): H01L21/3205;H01L21/28;H01L21/203
• 代理公司: 永新專利商標(biāo)代理有限公司72002
• 代理人: 舒雄文,蹇煒

背景技術(shù)

在集成電路的制造中，通常使用銅雙鑲嵌工藝在半導(dǎo)體襯底上形成互連部。該工藝典型地以被蝕刻到電介質(zhì)層中并且然后被使用物理氣相沉積(PVD)濺射工藝填充阻擋/粘附層和種子層的溝槽和過孔(via)開始。然后使用電鍍工藝給過孔和溝槽填充銅金屬以形成互連部。然而，隨著裝置尺寸按比例縮小并且特征變窄，特征的縱橫比變得更有挑釁性(aggressive)。視距(line-of-sight)PVD工藝引起了諸如阻擋/粘附、以及種子層的溝槽懸垂的問題，導(dǎo)致鍍覆期間夾斷的溝槽和過孔開口，以及不充分的間隙填充。

附圖說明

圖1a-b共同示例引起諸如阻擋/粘附、以及種子層的溝槽懸垂的問題，導(dǎo)致鍍覆期間夾斷的溝槽和過孔開口，以及不充分的間隙填充的視距沉積工藝。

圖2a-b共同示例引起諸如不完美的選擇性所固有的缺陷的問題的選擇性沉積工藝。

圖3a-b共同示例根據(jù)本公開的實(shí)施例的源自解耦過孔填充(decoupled via fill)工藝的范例結(jié)構(gòu)。

圖4a-b示出了根據(jù)本公開的實(shí)施例的源自解耦過孔工藝的結(jié)構(gòu)的透射電子顯微鏡(TEM)圖像。

圖5示例根據(jù)本公開的實(shí)施例的解耦過孔填充工藝。

圖6示例對(duì)于由傳統(tǒng)雙鑲嵌工藝形成的過孔和由根據(jù)本公開的實(shí)施例的解耦過孔填充工藝形成的過孔，過孔阻抗作為過孔幾何結(jié)構(gòu)的函數(shù)的圖示。

圖7示例以一個(gè)或多個(gè)集成電路實(shí)施的計(jì)算系統(tǒng)，該一個(gè)或多個(gè)集成電路包括根據(jù)本公開的實(shí)施例配置的互連結(jié)構(gòu)。

具體實(shí)施方式

公開了用于提供解耦過孔填充的技術(shù)。給定過孔溝槽，將第一阻擋層共形地沉積到溝槽的底部和側(cè)壁上。然后，將第一金屬填料毯式沉積(blanket deposit)到溝槽中。隨后使非選擇性沉積物凹進(jìn)，使得僅溝槽的部分填充有第一金屬。與第一金屬一起去除先前沉積的第一阻擋層，由此重新暴露溝槽的上部側(cè)壁。然后，將第二阻擋層共形地沉積到第一金屬的頂部和溝槽的現(xiàn)在暴露的側(cè)壁上。將第二金屬填料毯式沉積到剩余溝槽中。正如對(duì)于第一金屬的非選擇性沉積，第二金屬的非選擇性沉積可以提供過量金屬，該過量金屬能夠被根據(jù)需要利用平坦化和/或蝕刻去除。然后能夠執(zhí)行隨后的處理(例如，下一ILD層、鈍化層、或電子裝置層、或接觸層的形成)。如將理解的，第一共形阻擋物防止下部金屬與第一填充金屬之間的混合。另外，第一金屬的非選擇性沉積防止傳統(tǒng)無電途徑中形成的缺陷。同樣，以第二薄的共形阻擋物覆蓋第一填充金屬的頂部防止第一填充金屬與第二填充金屬之間的混合，并且還最小化了空隙以及提供了較高的EM性能。從而，提供了用于使用雙金屬工藝填充高縱橫比過孔的方法學(xué)。然而，需要注意，根據(jù)一些實(shí)施例，第一金屬和第二金屬也可以相同。

總的概述