[發明專利]用于節省存儲器系統中的功耗的系統和方法

在審

• 申請號: 201480058159.7
• 申請日: 2014-10-23
• 公開（公告）號: CN105659502A
• 公開（公告）日: 2016-06-08
• 發明（設計）人: D·全;H-J·羅
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H03M7/40
• 分類號: H03M7/40;H03M7/30
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 張揚;王英

相關申請聲明

本申請涉及于2013年10月24日遞交的名為“SYSTEMANDMETHOD FORPROVIDINGMULTI-USERPOWERSAVINGCODEBOOK OPTMIZATION”(高通案號133990U2)的共同未決美國專利申請序列號 ___。

背景技術

動態隨機存取存儲器(DRAM)被用在各種計算設備(例如，個人計 算機、膝上型計算機、筆記本計算機、視頻游戲控制臺、便攜式計算設備、 移動電話等)中。DRAM是一種類型的易失性存儲器，其將數據的每個比 特存儲在集成電路內的單獨的電容器中。電容器可以被充電或放電。采用 這兩個狀態來表示比特的兩個值，常規上被稱為0和1。因為電容器漏電， 所以信息最終漸弱，除非電容器電荷被周期性地得到補充。因為這個更新 要求，所以與SRAM和其它靜態存儲器相反，DRAM被稱為動態存儲器。

DRAM的優勢是其結構的簡易(每比特僅需要一個晶體管和一個電容 器)，這允許DRAM達到非常高的密度。然而，隨著DRAM密度和速度要 求持續增長，存儲器功耗正成為重要的問題。

DRAM內的功率通常被分類為內核存儲器陣列功率和非內核功率。內 核存儲器陣列功率指代用于保留比特單元/陣列中的所有數據并且管理泄露 和更新操作的功率。非內核功率指代用于將所有數據傳入或傳出存儲器設 備、感測放大器并且管理外圍邏輯單元、復用器、內部總線、緩沖器、輸 入/輸出(I/O)驅動器和接收機的功率。降低非內核功率是重要的問題。

用于降低非內核功率的現有的解決辦法典型地涉及減小操作電壓、減 小負載電容或每當不要求性能時暫時地降低操作頻率。然而，這些解決辦 法未能解決要求很高的帶寬密集型使用情況。其它解決辦法嘗試減小與存 儲器系統相關聯的數據活動因子。數據活動因子k指代在固定時段內存儲 器訪問系統中的0到1的切換或轉變的數量。例如，在下面的單個導線上 的8節拍序列0、1、0、1、0、1、0、1中，k＝0.5。已經針對特定類型的數 據(諸如使用圖像壓縮的顯示幀緩沖器)提出了對減小數據活動因子的嘗 試。這典型地在源(即，顯示硬件引擎)處執行。然而，這樣的解決辦法 是非常專用的并且受限于這種類型的顯示數據，這種類型的顯示數據典型 地占總DRAM使用的相對小的百分比。因此，在本領域中仍然存在對用于 節省DRAM存儲器系統中的功耗的改進的系統和方法的需求。

發明內容

公開了用于節省存儲器系統中的功耗的系統和方法。一個實施例是一 種用于節省存儲器系統中的功耗的方法。一種這樣的方法包括：從位于片 上系統(SoC)上的一個或多個存儲器客戶端接收存儲器數據，所述存儲器 客戶端用于訪問耦合到所述SoC的動態隨機存取存儲器(DRAM)存儲器 系統；通過根據壓縮方案來編碼所接收的存儲器數據，來減小由所接收的 存儲器數據定義的數據活動因子；將所編碼的存儲器數據提供給所述 DRAM存儲器系統；以及所述DRAM存儲器系統根據所述壓縮方案來將所 編碼的存儲器數據解碼為所接收的存儲器數據。

另一個實施例是一種用于節省存儲器系統中的功耗的系統。一種這樣 的系統包括片上系統(SoC)，所述SoC包括用于訪問耦合到所述SoC的動 態隨機存取存儲器(DRAM)存儲器系統的一個或多個存儲器客戶端。所 述SoC還包括編碼器，所述編碼器被配置為通過根據壓縮方案來編碼所接 收的存儲器數據，來減小從所述存儲器客戶端接收的存儲器數據的數據活 動因子，并且將所編碼的存儲器數據提供給所述DRAM存儲器系統。所述 DRAM存儲器系統被配置為根據所述壓縮方案來將所編碼的存儲器數據解 碼為所接收的存儲器數據。

附圖說明

在附圖中，除非另外指示，否則遍及各個視圖，相似的附圖標記指代 相似的部分。對于具有諸如“102A”或“102B”的字母字符標記的附圖標 記，字母字符標記可以區分出現在同一附圖中的兩個相似的部分或元素。 當旨在使附圖標記涵蓋在所有附圖中具有相同附圖標記的所有部分時，可 以省略附圖標記的字母字符標記。

圖1是用于節省耦合到SoC的DRAM存儲器系統中的功耗的系統的實 施例的框圖。

圖2是示出了將圖1的SoC與DRAM存儲器系統耦合的數據總線的示 例性實施例的圖。