[發明專利]安裝基板用襯底、多層陶瓷基板、安裝基板、芯片模塊和安裝基板用襯底的制造方法

有效

• 申請號: 201480047515.5
• 申請日: 2014-08-25
• 公開（公告）號: CN105493268B
• 公開（公告）日: 2019-01-22
• 發明（設計）人: 長友浩之;益川純一
• 申請（專利權）人: 日立金屬株式會社
• 主分類號: H01L23/13
• 分類號: H01L23/13
• 代理公司: 北京尚誠知識產權代理有限公司 11322
• 代理人: 龍淳;王昊

本發明的安裝基板用襯底包括：多層陶瓷基板，其具有表面電極、背面電極和連接表面電極與背面電極的內部電極；和形成于多層陶瓷基板的表面上的配線圖案。配線圖案的最小配線寬度為2μm以下，最小配線間隔為2μm以下。當將安裝基板用襯底劃分為以20mm見方為單位的多個區域時，至少50％的區域滿足在多層陶瓷基板的表面中，20mm見方的評價區域的SFQR為2μm以下的條件。

技術領域

本發明涉及安裝基板用襯底、多層陶瓷基板、安裝基板、芯片模塊和安裝基板用襯底的制造方法。

背景技術

伴隨半導體集成電路元件(以下稱為“半導體芯片”)的集成度的提高，在半導體芯片和主基板之間，各個電極端子的排列節距(電極中心間距離)產生較大差異。因此，在將半導體芯片安裝在主基板的情況下，對兩者的電連接進行中繼的“內插件(interposer、中介層)”受到關注。

專利文獻1公開作為“內插件”發揮作用的半導體芯片搭載安裝用配線基板。該安裝用基板具有將具有1層配線的玻璃環氧樹脂制剛性基板和具有2層配線的柔性基板組合而成的構成。剛性基板的配線具有能夠與半導體芯片所具有的窄節距的電極連接的結構。另一方面，柔性基板的配線具有能夠安裝于主基板(母板)的結構。

專利文獻2公開了將由玻璃布環氧樹脂形成的第1單元配線板和第2單元配線板與硅基板組合而成的硅內插件內蔵配線基板。

專利文獻3公開了將具有微小的配線圖案的硅基板和多層陶瓷基板組合而成的配線基板。多層陶瓷基板和硅基板各自具有貫通基板的多個內部電極。

專利文獻4公開了具有高平滑性的陶瓷多晶基板和玻璃多層陶瓷基板。

現有技術文獻

專利文獻

專利文獻1：日本特開2000-353765號公報

專利文獻2：日本特開2008-166327號公報

專利文獻3：日本特開2011-155149號公報

專利文獻4：專利第4872306號說明書

發明內容

發明想要解決的技術問題

一般來說，與半導體芯片連接的突起電極的排列節距在50μm以下。另一方面，安裝于印刷基板等的主基板一側的電極的排列節距為從500μm～1mm左右左右。根據商品化的內插件，用于搭載集成度高的半導體芯片的表面側的配線結構形成于硅基板上。但是，在硅基板的表面側和背面側配置具有不同的中心間距離的多個電極，無法通過內部電極將這些部件進行連接。所以，具有硅基板的內插件，為了形成能夠安裝于主基板的電極結構，需要特殊的結構和另外的基板(由樹脂或陶瓷形成的基板)等。

本發明的實施方式，能夠提供一種能實現不含硅基板的內插件的安裝基板用襯底、多層陶瓷基板、安裝基板、芯片模塊和安裝基板用襯底的制造方法。

用于解決技術問題的技術方案

本發明的安裝基板用襯底，其特征在于，包括多層陶瓷基板和配線圖案，該多層陶瓷基板具有表面和背面，并包括：位于上述表面的表面陶瓷層；位于上述背面的背面陶瓷層；貫通上述表面陶瓷層的多個表面電極；貫通上述背面陶瓷層的多個背面電極；和中間陶瓷層，其形成有在上述多層陶瓷基板的內部在上述多個表面電極與上述多個背面電極之間進行電連接的多個內部電極，配線圖案形成在上述多層陶瓷基板的上述表面上，具有2μm以下的最小配線寬度和2μm以下的最小配線間隔，上述多個表面電極的電極中心間距離比上述多個背面電極的電極中心間距離小，上述多層陶瓷基板的表面被平坦化，使得在劃分為以20mm見方為單位的多個評價區域時，在上述多個評價區域之中的至少50％的20mm見方的評價區域中的SFQR(Site Front LeastSquares Ranges)在2μm以下。