[發明專利]半導體器件的制造方法、襯底處理裝置及記錄介質

有效

• 申請號: 201480046974.1
• 申請日: 2014-09-29
• 公開（公告）號: CN105518836B
• 公開（公告）日: 2018-02-13
• 發明（設計）人: 定田拓也;角田徹;奧野正久;立野秀人
• 申請（專利權）人: 株式會社日立國際電氣
• 主分類號: H01L21/316
• 分類號: H01L21/316;H01L21/31;H01L21/318
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 楊宏軍,李文嶼

技術領域

本發明涉及半導體器件的制造方法、襯底處理裝置及記錄介質。

背景技術

隨著大規模集成電路(Large Scale Integrated Circuit，以下稱為LSI)的微細化，對于控制晶體管元件間的漏電流干涉的加工技術而言，技術上的困難日益增加。LSI的元件間分離通過下述方法進行：在作為襯底的硅(Si)上，在想要分離的元件間形成槽或孔等空隙，在所述空隙中堆積絕緣物。作為絕緣物，多是使用氧化膜，例如，使用氧化硅膜。氧化硅膜通過Si襯底本身的氧化、化學氣相成長法(Chemical Vapor Deposition，以下稱為CVD)、絕緣物涂布法(Spin On Dielectric，以下稱為SOD)而形成。

隨著近年來的微細化，對于微細結構的埋入、特別是氧化物對縱向深的空隙結構或橫向窄的空隙結構的埋入而言，利用CVD法進行的埋入方法正在達到技術極限。在這樣的背景下，使用了具有流動性的氧化物的埋入方法、即SOD的采用有增加的趨勢。在SOD中，使用被稱為SOG(Spin on glass)的包含無機或有機成分的涂布絕緣材料。該材料在CVD氧化膜出現之前就被用于LSI的制造工序，但加工技術為0.35μm～1μm左右的加工尺寸，并不微細，因此，涂布后的改質方法容許在氮氣氛下進行400℃左右的熱處理。

發明內容

然而，以近年來的LSI、DRAM(Dynamic Random Access Memory)、Flash Memory為代表的半導體器件的最小加工尺寸小于50nm寬度，保持品質的微細化、制造吞吐量(throughput)提高的達成、處理溫度的低溫化逐漸變難。

本發明的目的在于提供一種能夠提高形成于襯底上的膜的特性、并且提高制造吞吐量的技術。

根據一方案，提供一種半導體器件的制造方法，其具有下述工序：

將形成有具有硅氮鍵的膜、并對該膜實施了前烘的襯底搬入處理容器內的工序；

以所述前烘的溫度以下的第一溫度向所述襯底供給含氧氣體的工序；和

以高于所述第一溫度的第二溫度向所述襯底供給處理氣體的工序，所述處理氣體為包含水蒸氣或過氧化氫的至少任一方的氣體。

根據另一方案，提供一種襯底處理裝置，其具有：

處理容器，收納形成有具有硅氮鍵的膜、并對該膜實施了前烘的襯底；

含氧氣體供給部，向所述處理容器內的所述襯底供給含氧氣體；

處理氣體供給部，向所述處理容器內的所述襯底供給處理氣體，所述處理氣體為包含水蒸氣或過氧化氫的至少任一方的氣體；

加熱部，對所述襯底進行加熱；

控制部，構成為控制所述含氧氣體供給部、所述處理氣體供給部和所述加熱部，以使得在不供給所述處理氣體、而是供給所述含氧氣體的狀態下，以所述前烘工序的溫度以下的第一溫度將所述襯底加熱規定時間后，在供給所述處理氣體的狀態下，以高于所述第一溫度的第二溫度將所述襯底加熱規定時間。

根據又一方案，提供一種計算機可讀取的記錄介質，記錄有使計算機執行下述步驟的程序：

將形成有具有硅氮鍵的膜、并對該膜實施了前烘的襯底搬入處理容器的步驟；

以所述前烘的溫度以下的第一溫度向所述襯底供給含氧氣體的步驟；

以高于所述第一溫度的第二溫度向所述襯底供給處理氣體的步驟。

根據本發明的技術，能夠提高形成于襯底上的膜的特性。

附圖說明

圖1是本發明的一實施方式的襯底處理裝置的結構簡圖。

圖2是本發明的一實施方式的襯底處理裝置所具備的處理爐的縱截面簡圖。

圖3是本發明的實施方式中適用的襯底處理裝置的控制器的結構簡圖。

圖4是表示本發明的一實施方式的襯底處理工序的事前處理的流程圖。

圖5是表示本發明的一實施方式的襯底處理工序的流程圖。

圖6是表示本發明的一實施方式的襯底處理項目(event)和溫度的時機例的圖。

圖7是表示本發明的實施方式的襯底表面的異物量的比較的圖。

具體實施方式

以下，對本發明的實施方式進行說明。

本發明人發現了下述課題，即，在用處理液、處理氣體對涂布有含有硅氮鍵(－Si－N－鍵)的膜(例如聚硅氮烷膜)的襯底進行處理時，在處理后的襯底上產生多個異物(顆粒)。另外，發現了異物的產生導致無法保持品質、阻礙微細化的課題。進而，發現了隨之無法繼續生產確保品質的處理物、制造吞吐量惡化的課題。