[實用新型]一種雙DSP高速靜止無功發(fā)生裝置

有效

• 申請?zhí)枺?/td>: 201420811484.3
• 申請日: 2014-12-18
• 公開（公告）號: CN204333963U
• 公開（公告）日: 2015-05-13
• 發(fā)明（設(shè)計）人: 呂韜;劉賢斌;李德深;劉成華
• 申請（專利權(quán)）人: 深圳市三和電力科技有限公司
• 主分類號: H02J3/18
• 分類號: H02J3/18
• 代理公司: 深圳市諾正專利商標(biāo)代理事務(wù)所(普通合伙) 44336
• 代理人: 鄒藍(lán);沈艷尼

技術(shù)領(lǐng)域

本實用新型涉及電力設(shè)備無功補(bǔ)償技術(shù)領(lǐng)域，特別是涉及一種雙DSP高速靜止無功發(fā)生裝置。

背景技術(shù)

隨著國民經(jīng)濟(jì)的快速發(fā)展，電力電子產(chǎn)品大量用于現(xiàn)代工業(yè)控制領(lǐng)域，對電能質(zhì)量的要求也越來越高，其中最突出的是電壓質(zhì)量和諧波質(zhì)量的問題。對于電壓質(zhì)量，主要是電壓幅值不符合電能質(zhì)量要求，即由于無功調(diào)節(jié)的不利導(dǎo)致。由于電網(wǎng)無功補(bǔ)償不足，電網(wǎng)在小負(fù)荷運(yùn)行下因無功過剩的影響導(dǎo)致電網(wǎng)電壓上揚(yáng)，需斷開一些傳輸距離長又近似空載運(yùn)行的線路或者安裝電抗器來避免裝置電壓過分偏高，當(dāng)負(fù)荷水平上升時，導(dǎo)致電網(wǎng)電壓偏低。電網(wǎng)中無功功率的傳輸不但會產(chǎn)生很大的有功損耗，而且沿傳輸途徑還會產(chǎn)生很大的電壓降落，同時使視在功率增大，這將對裝置產(chǎn)生一系列負(fù)面影響，如增加設(shè)備容量，線路損耗，功率因數(shù)降低等等。

目前，晶閘管投切電容器TSC具有成本低、可靠性較高等優(yōu)點，在電力裝置中得到了廣泛應(yīng)用，但是晶閘管投切電容器TSC存在分級調(diào)節(jié)、連續(xù)可控性差、不能實現(xiàn)連續(xù)平滑補(bǔ)償?shù)热秉c。現(xiàn)有技術(shù)中的無功補(bǔ)償裝置自身產(chǎn)生的高頻載波也會回饋電網(wǎng)造成二次污染，而且容易過補(bǔ)償，因此現(xiàn)有技術(shù)很難滿足現(xiàn)代電網(wǎng)對無功補(bǔ)償技術(shù)提出的新要求。

實用新型內(nèi)容

本實用新型的目的在于克服上述現(xiàn)有技術(shù)的不足，提供一種調(diào)節(jié)速度快、運(yùn)行范圍寬、可實現(xiàn)感性和容性的雙向補(bǔ)償，連續(xù)平滑補(bǔ)償，自動合理限制補(bǔ)償電流的雙DSP高速靜止無功發(fā)生裝置。

本實用新型是這樣實現(xiàn)的：一種雙DSP高速靜止無功發(fā)生裝置，與電網(wǎng)電性連接，其特征在于，包括電流電壓信號采集模塊、FPGA芯片、第一DSP芯片、第二DSP芯片、變流模塊及并網(wǎng)接入模塊；

所述電流電壓信號采集模塊輸出端電性連接所述FPGA芯片輸入端，所述FPGA芯片的輸出端分別電性連接所述第一DSP芯片的輸入端以及所述第二DSP芯片的輸入端，所述第一DSP芯片的數(shù)據(jù)交換端口和所述第二DSP芯片的數(shù)據(jù)交換端口電性連接，所述FPGA芯片用于讀取所述電流電壓信號采集模塊采集到的電網(wǎng)中的電流信號及電壓信號并將所述電流信號及所述電壓信號輸出給所述第一DSP芯片，所述第一DSP芯片用于分析所述電網(wǎng)的無功電流信號、諧波信號、不平衡電流信號并形成指令電流信號并輸出所述第二DSP芯片，所述指令電流信號的電流方向與所述電網(wǎng)的無功電流信號、諧波電流、不平衡電流信號的電流方向相反，所述第二DSP芯片用于根據(jù)所述指令電流信號并結(jié)合PI調(diào)節(jié)的電壓環(huán)控制算法和無差拍的電流環(huán)控制算法計算出PWM信號的占空比并將所述PWM信號的占空比輸出給所述FPGA芯片，所述FPGA芯片用于根據(jù)所述PWM信號的占空比調(diào)制出PWM信號并輸出到所述變流模塊，所述變流模塊用于根據(jù)PWM信號形成一個和諧波電流大小相等，方向相反的補(bǔ)償電流，所述并網(wǎng)接入模塊用于將所述補(bǔ)償電流注入到所述電網(wǎng)中。

進(jìn)一步地，還包括并網(wǎng)電流采集模塊以及裝置運(yùn)行狀態(tài)采集模塊；

所述并網(wǎng)電流采集模塊用于采集所述并網(wǎng)接入模塊輸出的補(bǔ)償電流信號，并將所述補(bǔ)償電流信號輸出到所述FPGA芯片，所述FPGA芯片將所述補(bǔ)償電流信號與所述指令電流信號進(jìn)行相位比較，并執(zhí)行鎖相環(huán)計算，所述FPGA芯片根據(jù)計算結(jié)果對所述PWM信號進(jìn)行調(diào)節(jié)，使輸出的補(bǔ)償電流具有正確的相位；所述裝置運(yùn)行狀態(tài)采集模塊用于采集所述裝置的運(yùn)行狀態(tài)信號，并將所述運(yùn)行狀態(tài)信號反饋給所述FPGA芯片，所述FPGA芯片根據(jù)所述運(yùn)行狀態(tài)信號作出相應(yīng)的控制動作。

進(jìn)一步地，所述電流電壓信號采集模塊包括電流互感器、電壓互感器，運(yùn)算放大器，AD采集模塊；

所述運(yùn)算放大器與所述電壓互感器共同組成了信號調(diào)理模塊，所述電流互感器對電網(wǎng)電流信號進(jìn)行檢測，并將電網(wǎng)的電流信號轉(zhuǎn)為小電壓信號輸入所述運(yùn)算放大器進(jìn)行放大轉(zhuǎn)換成與所述AD采集模塊相匹配的電壓信號并輸出給所述AD采集模塊，同時所述電壓互感器將電網(wǎng)電壓信號轉(zhuǎn)為與所述AD采集模塊相匹配的電壓信號并輸出給所述AD采集模塊，所述AD采集模塊將采樣到的信號進(jìn)行模數(shù)轉(zhuǎn)換后實時發(fā)送給所述FPGA芯片。

進(jìn)一步地，所述變流模塊包括IGBT驅(qū)動單元、電性連接于所述IGBT驅(qū)動單元輸出端的IGBT開關(guān)單元，所述IGBT驅(qū)動單元包括與非門電路、IGBT驅(qū)動芯片以及隔離變壓器，所述與非門電路的輸入端與所述FPGA芯片的輸出端連接，用于接收所述FPGA芯片調(diào)制出的PWM信號，所述PWM信號經(jīng)所述與非門電路整形輸出后進(jìn)入所述IGBT驅(qū)動芯片形成用于驅(qū)動所述IGBT開關(guān)單元的驅(qū)動信號，所述驅(qū)動信號經(jīng)所述隔離變壓器輸出到所述IGBT開關(guān)單元的驅(qū)動端。