[發明專利]基于電磁和延遲的硬件木馬側信道檢測方法

有效

• 申請號: 201710056481.1
• 申請日: 2017-01-25
• 公開（公告）號: CN106872876B
• 公開（公告）日: 2019-05-14
• 發明（設計）人: 趙毅強;劉燕江;解嘯天;何家驥;劉阿強
• 申請（專利權）人: 天津大學
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 劉國威

本發明涉及基于電磁和延遲的硬件木馬檢測技術，為利用芯片在工作狀態下泄露的電磁信息和延遲信息，實現硬件木馬的檢測，本發明基于電磁和延遲的硬件木馬旁路檢測方法，木馬芯片m消耗的電流I_tot,m和某條路徑的最大工作頻率f_max,m，二者對應的比例關系：其中某條路徑有n_cri,m個開關管，此刻有n_tot,m個開關管處于工作狀態，且n_tot,m≥n_tot,g，如果硬件木馬插入在當前路徑上，則n_cri,m≥n_cri,g，否則二者相等，木馬植入在該路徑上，則最大工作頻率f_max,m與消耗的電流I_tot,m成比例關系，由此進行鑒別。本發明主要應用于集成電路延遲設計制造場合。

技術領域

本發明涉及集成電路可信任性檢測技術領域，具體涉及一種基于電磁和延遲對應關系的硬件木馬側信道檢測方法。

背景技術

隨著電子設計自動化技術和半導體制造工藝的飛速發展，單個集成電路芯片集成的晶體管數目越來越多，其功能越來越強大，從而集成電路芯片廣泛的應用于現代科技的各個領域，尤其是國家安全、軍事、通信、金融、交通等關乎國家命脈的行業，成為支撐經濟社會發展的戰略性、基礎性和先導性產業。

在商業全球化的今天，為了縮減集成電路的設計周期、減少制造成本，集成電路的設計與制造逐漸分離，集成電路芯片的設計與制造逐漸趨于全球化。越來越多的第三方公司和人員參與進來，芯片在加工過程中不完全自主可控，攻擊者可以在任何階段對原始電路設計進行篡改形成惡意電路，其面積微小、潛伏性強，常規的檢測手段難以檢測，且無法清除，硬件木馬一旦激活，攻擊者將輕易獲取芯片內的關鍵信息，使芯片工作失常，甚至通過該芯片取得整個信息系統的控制權。例如，在軍用電子通訊設備中植入條件激活型的硬件木馬，可在某個特定條件下啟動并破壞電子設備，致使通訊中斷；在武器裝備的電子系統中植入帶有傳感器的硬件木馬，可在部隊轉移、調動時，感知到溫度、海拔等環境的異常變化，啟動并使武器系統失效；在軍用打印機、復印機等設備中植入硬件木馬，可以對其中的信息進行存儲，定時或者實時轉發，實現對敏感信息的監聽竊取。

集成電路作為現代信息系統硬件設備的核心，芯片安全更是信息安全產業鏈中尤為重要的一環。一旦集成電路安全受到安全威脅，這將嚴重沖擊現代信息系統，這不僅直接威脅到個人隱私、商業秘密的安全，更關系到航空航天、國防等與國家命脈的信息安全。因此，集成電路的安全性和可靠性能否得到保障，成為了確保國家安全穩定、社會持續進步、經濟健康發展、公民生活和諧的關鍵。

保障自主設計芯片在設計與制造過程中的“自主可控”以及“安全可信”是集成電路的設計與制造過程中非常重要的一環，但是如何保證在經濟全球化進程中集成電路的安全可信是世界各國的共同關注的話題。因此來自世界各地的研究單位的學者和高校相繼開展硬件木馬的檢測與防護技術研究，隨著對硬件木馬的研究逐漸深入，在硬件木馬的檢測技術方面取得了很多成果。主要包括基于失效分析、邏輯測試以及側信道信號分析等檢測方法。側信道信號分析具有較低的實施成本、較高的檢測精度，較好的移植性和延展性，一經提出就展示出來了較為樂觀的應用前景，成為了當前的檢測方法的主流。

本專利是在側信道信號分析的基礎思想上，提出一種基于電磁和延遲對應關系的硬件木馬側信道檢測方法，依據麥克斯韋方程和芯片的工作原理，建立芯片級的電磁-延遲對應關系的側信道數學模型，利用電路在正常工作狀態下泄露的電磁和延遲信息，借助于電磁和延遲之間的特定關系實現硬件木馬的識別。

(四)參考文獻

[1]Li H,Markettos A T,Moore S.Security evaluation againstelectromagnetic analysis at design time[J].2005,3659:211-218.