[實用新型]等離子體引入損傷的測試結構

有效

• 申請號: 201420635915.5
• 申請日: 2014-10-29
• 公開（公告）號: CN204155929U
• 公開（公告）日: 2015-02-11
• 發明（設計）人: 程凌霄
• 申請（專利權）人: 中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 上海光華專利事務所 31219
• 代理人: 李儀萍

技術領域

本實用新型涉及半導體測試技術領域，特別是涉及一種等離子體引入損傷的測試結構。

背景技術

在超大規模集成電路的制備過程中，通常需大量使用高密度等離子體增強化學氣相沉積(HDPECVD，High?Density?Plasma?Enhanced?Deposition)以及等離子體刻蝕(plasma?etching)技術。理論上所述等離子對外呈電中性，也就是說，正離子和負離子的數量是相等的。但實際上進入到晶圓的局部區域內的正離子和負離子并不是等量的，這就導致了產生大量游離的電荷，使得暴露在等離子體環境中的金屬導線或多晶硅等導體就如同天線一樣，收集這些游離的電荷。這些天線的長度越長，面積越大，收集到得電荷則越多。當這些天線收集的電荷達到一定的程度的時候，就會產生放電現象，上述放電現象就是通常所說的等離子誘導損傷(PID，Plasma?Induced?Damage)，又稱為天線效應(PAE，Process?Antenna?Effect)。

一般情況下，晶片發生天線效應的機率由天線比率(antenna?ratio)來衡量。天線比率的定義是：構成所謂天線的導體(一般是金屬)的面積與所相連的柵極面積的比率。

隨著半導體器件的尺寸不斷減小，金屬氧化物半導體(MOS)晶體管的柵極氧化層的厚度不斷減小，天線結構所收集的電荷放電產生的電流極易貫穿所說柵極氧化層，從而增大MOS晶體管的漏電流，嚴重時，會導致MOS晶體管的可靠性和壽命嚴重的降低，甚至報廢。因此，需要采用等離子損傷檢測結構來檢測天線效應，所說等離子損傷檢測結構也稱作為電荷檢測晶圓(charge?monitor?wafer)。

因此，針對每一層中等離子誘導損傷的評估和監控是工藝可靠性十分重要的課題，現有技術中，每一個工藝層中都制作有一個測試結構，如圖1a所示，現有的等離子體引入損傷測試結構包括：一個MOS晶體管10、第一焊墊11、第二焊墊12、第三焊墊13、第四焊墊14、天線結構16和阻隔結構17；所述MOS晶體管10包括柵極、源極、漏極和襯底，所述MOS晶體管10的柵極101通過金屬線15與所述天線結構16相連接，所述MOS晶體管10的源極102通過金屬線15與所述第二焊墊12相連接，所述MOS晶體管10的漏極103通過金屬線15與所述第三焊墊13相連接，所述MOS晶體管10的襯底104通過金屬線15與所述第四焊墊14相連接；所述天線結構16位于所述兩個相連焊墊之間的區域；所述阻隔結構17位于所述第一焊墊11與所述天線結構16之間，由于在高密度等離子體增強化學氣相沉積以及等離子體刻蝕工藝過程中，所述第一焊墊11也會收集游離的電荷，在所述第一焊墊11與所述天線結構16之間設置所述阻隔結構17，可以在測試過程中有效地避免所述第一焊墊11上收集的電荷對所述天線結構16上所收集的電荷產生影響，進而提高測試的準確性。請參閱圖1b，圖1b為圖1a中沿AA’方向的截面結構示意圖。由如圖1b可知，只有所述第一焊墊11的頂層金屬層111與所述阻隔結構17的頂層金屬層171相連接，其他各層金屬層之間都相互隔開，所述阻隔結構17的底層金屬層172與所述天線結構16相連接。

但是，隨著半導體工藝的發展，晶圓上的切割道的寬度和面積也越來越小，進而使得位于切割道中的相鄰的焊墊之間的區域越來越小。而現有的等離子體引入損傷的測試結構中，所述天線結構是位于相鄰焊墊之間的區域內，隨著相鄰焊墊之間的區域越來越小，將沒有足夠的空間來放置所述天線結構，天線比率比較大的測試結構將很難插入到相鄰的焊墊之間。同時，為了避免所第一焊墊上收集的電荷對所述天線結構上收集的電荷造成影響，進而會影響測試結構的準確性，所述測試結構中還需要在所述第一焊墊與所述天線結構之間設置一阻隔結構，所述阻隔結構必定會占用芯片上寶貴的空間，且會增加制備工藝的步驟。

因此，提供一種改進型的等離子體引入損傷的測試結構非常必要。

實用新型內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種等離子體引入損傷的測試結構，用于解決現有技術中由于用于收集電荷的天線結構位于相鄰的焊墊之間，而隨著半導體工藝的發展，切割道的寬度和面積逐漸減少，使得所述相鄰焊墊之間的空間變得越來越小，切割道內將沒有足夠的空間用于設置所述天線結構的問題，以及為了避免與MOS晶體管柵極相連接的焊墊上收集的電荷對天線結構上收集的電荷造成影響，需要在所述焊墊和天線結構之間增設阻隔結構，所述阻隔結構又會占用芯片上寶貴的空間和增加制備工藝的步驟的問題。