[實用新型]一種CMOS圖像傳感器像素結構

有效

• 申請號: 201420635775.1
• 申請日: 2014-10-29
• 公開（公告）號: CN204144261U
• 公開（公告）日: 2015-02-04
• 發明（設計）人: 郭同輝;曠章曲
• 申請（專利權）人: 北京思比科微電子技術股份有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京凱特來知識產權代理有限公司 11260
• 代理人: 鄭立明;趙鎮勇

技術領域

本實用新型涉及圖像傳感器領域，特別涉及一種CMOS圖像傳感器像素結構。

背景技術

圖像傳感器已經被廣泛地應用于數碼相機、移動手機、醫療器械、汽車和其他應用場合。特別是制造CMOS(互補型金屬氧化物半導體)圖像傳感器技術的快速發展，使人們對圖像傳感器的輸出圖像品質有了更高的要求。制造圖像傳感器器件的基體材料是半導體硅，但是硅不是完美的器件材料，在器件工作時會伴隨有噪聲，器件噪聲影響了圖像傳感器采集圖像的質量。

在現有技術中，CMOS圖像傳感器的像素結構，如圖1所示，包括電路示意圖和虛線框中的平面示意圖兩部分。圖1中，所示像素的元器件包括：光電二極管101、電荷傳輸晶體管102、復位晶體管103、源跟隨晶體管104和選擇晶體管105、漂浮有源區106；VTX為電荷傳輸晶體管102的柵極端，VRX為復位晶體管103的柵極端，VSX為選擇晶體管105的柵極端，Vdd為電源電壓，Output為信號輸出端，STI為淺槽隔離區。光電二極管101接收外界入射的光線，產生光電信號；開啟電荷晶體管102，將光電二極管101中的光電信號轉移至漂浮有源區106區，由源跟隨晶體管104所探測到的漂浮有源區106區勢阱內電勢變化信號經Output輸出端讀取并保存。

現有技術中的電荷傳輸晶體管102在處于開啟工作狀態時，其溝道中匯聚電荷電子以形成導電通道；而電荷傳輸晶體管102在關閉的過程中，其溝道電子會同時流入光電二極管101和漂浮有源區106區中，如圖1所示；但電荷傳輸晶體管102多次開啟并關閉的操作中，每次溝道電子流入到光電二極管101中的數量不會相等，流入到漂浮有源區106區的數量也不會相等，此不相等的電子數量形成了電荷傳輸晶體管102的器件噪聲。像素中的器件噪聲混淆在圖像信號中，使采集到的圖像信號不能反映實物真實信息，特別是暗光環境下的實物圖像變得模糊不清。

實用新型內容

本實用新型的目的是提供一種高效的、降低器件噪聲的CMOS圖像傳感器像素結構。

本實用新型的目的是通過以下技術方案實現的：

本實用新型的CMOS圖像傳感器像素結構，包括置于半導體基體中的光電二極管、電荷傳輸晶體管、復位晶體管、源跟隨晶體管、選擇晶體管、漂浮有源區，所述電荷傳輸晶體管的柵極制作在所述半導體基體內部，所述電荷傳輸晶體管的柵極與所述光電二極管之間設置有P型離子隔離區。

由上述本實用新型提供的技術方案可以看出，本實用新型實施例提供的CMOS圖像傳感器像素結構，由于像素中的電荷傳輸晶體管的柵極制作在半導體基體內部，并且在電荷傳輸晶體管柵極與光電二極管之間設置了P型離子隔離區，所述電荷傳輸晶體管工作時，其溝道附近的電場方向由電荷傳輸晶體管柵極指向光電二極管，沿著電場線方向的電勢逐漸降低；電荷傳輸晶體管從開啟狀態轉換到關閉狀態過程中，P型離子隔離區和電荷傳輸晶體管溝道中的電子只能沿著電場線的反方向移動，而不會流入光電二極管中，因此本實用新型的像素結構中的電荷傳輸晶體管不會產生噪聲。

附圖說明

圖1是現有技術的CMOS圖像傳感器像素結構示意圖。

圖2是本實用新型的CMOS圖像傳感器的像素結構示意圖。

圖3是本實用新型的CMOS圖像傳感器像素結構中圖2所示切線1位置的切面示意圖。

圖4是本實用新型的CMOS圖像傳感器像素結構中圖2所示切線2位置的切面示意圖。

圖5是本實用新型的CMOS圖像傳感器像素結構進行電荷轉移操作時，圖2所示切線1位置的切面示意圖。

圖6是本實用新型的CMOS圖像傳感器像素結構進行電荷轉移操作時，光電二極管和電荷傳輸晶體管的平面部分示意圖。

圖7是本實用新型的CMOS圖像傳感器像素結構進行電荷轉移操作時，圖6所示切線3位置的勢阱示意圖。

具體實施方式

下面將對本實用新型實施例作進一步地詳細描述。

本實用新型的CMOS圖像傳感器像素結構，其較佳的具體實施方式是：

包括置于半導體基體中的光電二極管、電荷傳輸晶體管、復位晶體管、源跟隨晶體管、選擇晶體管、漂浮有源區，所述電荷傳輸晶體管的柵極制作在所述半導體基體內部，所述電荷傳輸晶體管的柵極與所述光電二極管之間設置有P型離子隔離區。

所述電荷傳輸晶體管的柵極與光電二極管之間的距離大于等于0.2um，所述電荷傳輸晶體管的柵極與光電二極管之間的平行交疊區大于等于0.3um，所述電荷傳輸晶體管的柵極在半導體基體中的深度大于等于0.3um。