[實用新型]一種DFTI總線編解碼電路

有效

• 申請號: 201420633286.2
• 申請日: 2014-10-28
• 公開（公告）號: CN204189162U
• 公開（公告）日: 2015-03-04
• 發明（設計）人: 劉安章;宋恒
• 申請（專利權）人: 陜西千山航空電子有限責任公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 中國航空專利中心 11008
• 代理人: 張奕軒

1.一種DFTI總線信號編解碼電路，基于相連的接收、發送驅動芯片MAX488和可編程邏輯器件，其特征在于，所述可編程邏輯器件芯片內集成有編碼器[2]、控制寄存器[3]、并串轉換器[4]、數據發送緩沖區[5]、解碼器[7]、串并轉換器[8]、數據接收緩沖區[9]，其中，發送電路經驅動器[1]與編碼器[2]相連，編碼器[2]與并串轉換器[4]以及數據發送緩沖區[5]順次相接，同時，所述編碼器[2]、并串轉換器[4]以及數據發送緩沖區[5]均與控制寄存器[3]相連，所述接收電路經驅動器[1]與可編程邏輯器件內的解碼器[7]相連，解碼器[7]與串并轉換器[8]以及數據接收緩沖區[9]順次相接，所述解碼器[7]、串并轉換器[8]以及數據緩沖區[5]均與控制寄存器[3]相連，控制寄存器[3]、數據發送緩沖區[5]和數據接收緩沖區[9]均連接于數據總線[10]后與控制器[6]相接，所述的驅動器[1]實現DFTI總線信號與TTL電平之間的轉換，所述的串行數據解碼器[7]將差分的DFTI數據轉化成串行數據流，所述的串行數據編碼器[2]將要發送的串行數據按照DFTI格式進行編碼發送，并串數據轉換器[4]和串并數據轉換器[8]分別將并行發送數據轉化成串行數據流，以及將接收到的串行數據轉換成并行數據，所述的數據接收緩沖區[9]和數據發送緩沖區[5]將數據打包存放；數據總線[10]的數據存放到數據發送緩沖區[5]中，并串轉換器[4]的并串轉換后再經編碼器[2]的位編碼，然后傳輸至MAX488，其間根據讀取數據長度寄存器[3]對數據進行地址計數，所述MAX488發出的信號由解碼器[7]進行位解碼后由串并轉換器[8]進行串并轉換，一路進行超時處理，另一路由校驗模塊進行奇偶校驗。

2.根據權利要求1所述一種DFTI總線信號編解碼電路，其特征在于：并串轉換器[4]連接有奇偶校驗模塊和地址計數模塊。