[實(shí)用新型]一種適用于SoC芯片的多功能低電平復(fù)位電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201420316975.0
• 申請(qǐng)日: 2014-06-13
• 公開（公告）號(hào): CN203909710U
• 公開（公告）日: 2014-10-29
• 發(fā)明（設(shè)計(jì)）人: 陳慶宇;吳龍勝;宮瑤
• 申請(qǐng)（專利權(quán)）人: 中國(guó)航天科技集團(tuán)公司第九研究院第七七一研究所
• 主分類號(hào): G06F1/24
• 分類號(hào): G06F1/24
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 徐文權(quán)

1.一種適用于SoC芯片的多功能低電平復(fù)位電路，其特征在于，包括延遲電路(101)、異步復(fù)位同步釋放電路(102)及與門電路(103)，異步復(fù)位同步釋放電路(102)包括第一寄存器(104)及第二寄存器(105)，SoC芯片的復(fù)位管腳與延遲電路(101)的輸入端相連接，延遲電路(101)的輸出端與第一寄存器(104)的異步復(fù)位端及第二寄存器(105)的異步復(fù)位端相連接，第一寄存器(104)的時(shí)鐘輸入端及第二寄存器(105)的時(shí)鐘輸入端均與SoC芯片的時(shí)鐘信號(hào)輸出端相連接，第一寄存器(104)的輸入端連接有高電平信號(hào)源，第一寄存器(104)的輸出端與第二寄存器(105)的輸入端相連接，第二寄存器(105)的輸出端分別與與門電路(103)的一個(gè)輸入端及SoC芯片上預(yù)先復(fù)位的功能模塊的復(fù)位端相連接，與門電路(103)的另一個(gè)輸入端與SoC芯片上的預(yù)先復(fù)位完成標(biāo)志信號(hào)ini_done輸出端相連接，與門電路(103)的輸出端與SoC芯片上后復(fù)位的功能模塊的復(fù)位端相連接。

2.根據(jù)權(quán)利要求1所述的適用于SoC芯片的多功能低電平復(fù)位電路，其特征在于，所述延遲電路(101)由或門電路及若干個(gè)移位寄存器(106)組成，SoC芯片的時(shí)鐘信號(hào)輸出端與各移位寄存器(106)的時(shí)鐘信號(hào)輸入端相連接；第一個(gè)移位寄存器(106)的輸入端與SoC芯片的復(fù)位管腳相連接，其它移位寄存器(106)的輸出端分別與或門電路的輸入端相連接；后一個(gè)移位寄存器(106)的輸入端與前一個(gè)移位寄存器(106)的輸出端相連接，或門電路的輸出端與分別與第一寄存器(104)的異步復(fù)位端及第二寄存器(105)的異步復(fù)位端相連接。

3.根據(jù)權(quán)利要求1所述的適用于SoC芯片的多功能低電平復(fù)位電路，其特征在于，所述延遲電路(101)由或門電路及若干延遲單元(108)組成，SoC芯片的復(fù)位管腳與第一個(gè)延遲單元(108)的輸入端及或門電路的一個(gè)輸入端相連接，后一個(gè)延遲單元(108)的輸入端與前一個(gè)延遲單元(108)的輸出端相連接，最后一個(gè)延遲單元(108)的輸出端與或門電路的另一個(gè)輸入端相連接，或門電路的輸出端與分別與第一寄存器(104)的異步復(fù)位端及第二寄存器(105)的異步復(fù)位端相連接。