[實用新型]減小芯片外電感占用空間的電路結構

有效

• 申請號: 201420279903.3
• 申請日: 2014-05-28
• 公開（公告）號: CN203882998U
• 公開（公告）日: 2014-10-15
• 發明（設計）人: 樊茂
• 申請（專利權）人: 展訊通信（上海）有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L23/488
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

1.減小芯片外電感占用空間的電路結構，其特征在于，包括一芯片，所述芯片上分布有焊盤，所述焊盤被劃分為多個區域，所述區域之間的間隙中設置第一外接電感，所述第一外接電感的兩端分別連接跨所述區域的兩個焊盤。

2.根據權利要求1所述的減小芯片外電感占用空間的電路結構，其特征在于，設定位置的一焊盤與另一相鄰焊盤連接第二外接電感，所述第二外接電感環繞設定位置的所述焊盤和/或所述相鄰焊盤。

3.根據權利要求2所述的減小芯片外電感占用空間的電路結構，其特征在于，所述焊盤被劃分為第一區域、第二區域，所述第一區域位于所述第二區域的外部并圍繞所述第二區域，所述第一區域與所述第二區域之間的間隙中設置所述第一外接電感，所述第一外接電感的一端連接所述第一區域的一個焊盤，所述第一外接電感的另一端連接所述第二區域的一個焊盤。

4.根據權利要求3所述的減小芯片外電感占用空間的電路結構，其特征在于，所述第一區域位于所述芯片的中心位置，所述第二區域位于所述芯片的邊緣位置。

5.根據權利要求3所述的減小芯片外電感占用空間的電路結構，其特征在于，所述第一區域與所述第二區域之間的間隙大于所述設定位置的焊盤與相鄰的所述焊盤之間的間隙。

6.根據權利要求3所述的減小芯片外電感占用空間的電路結構，其特征在于，包括多個所述設定位置，所述設定位置位于所述第一區域或所述第二區域。

7.根據權利要求1所述的減小芯片外電感占用空間的電路結構，其特征在于，每一所述焊盤上設置與所述焊盤的大小相對應的焊球。