[實用新型]一種靈敏放大器和閃存存儲裝置

有效

• 申請號: 201420239385.2
• 申請日: 2014-05-12
• 公開（公告）號: CN203870979U
• 公開（公告）日: 2014-10-08
• 發明（設計）人: 陳曉璐
• 申請（專利權）人: 北京兆易創新科技股份有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/10
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 胡彬;鄧猛烈

技術領域

本實用新型涉及存儲技術領域，具體涉及一種靈敏放大器和閃存存儲裝置。?

背景技術

靈敏放大器(Sense?amplifier)是存儲器中非常重要的電路，其主要用于將存儲單元中所存儲的數據位的狀態識別出來，靈敏放大器在正常工作時，需要恒定的偏置電壓，該偏置電壓可以由偏置電壓產生電路來提供，在實際應用中，需要盡可能地使靈敏放大器不工作時具有盡量低的功耗，并且在靈敏放大器工作時又能夠快速穩定到目標電壓。?

圖1是現有技術中靈敏放大器的電路圖。如圖1所示，在所述第一輸入端EN輸入低電平，在第二輸入端IVREF輸入低電平，第一PMOS管P1截止，第一NMOS管N1和第二PMOS管P2導通，靈敏放大器不工作，偏置電壓(NBIAS)被拉到接地電壓，以降低所述靈敏放大器的功耗，在所述第一輸入端EN輸入高電平，在第二輸入端IVREF輸入低電平，第一PMOS管P1和所述第二PMOS管P2導通，第一NMOS管N1截止，所述靈敏放大器進行工作，然而，所述偏置電壓從接地電壓地重新回到目標電壓時需要較長的建立時間，影響閃存存儲器的讀取速度。?

實用新型內容

有鑒于此，本實用新型實施例提供一種靈敏放大器和閃存存儲裝置，以解?決靈敏放大器建立目標電壓速度慢的問題。?

第一方面，本實用新型實施例提供了一種靈敏放大器，所述靈敏放大器包括偏置電路和放大電路，?

所述偏置電路的一端與電源連接，所述偏置電路的另一端與所述放大電路的第一端連接，所述偏置電路用于當所述靈敏放大器工作時，向所述放大電路輸出第一偏置電壓，當所述靈敏放大器不工作時，向所述放大電路輸出第二偏置電壓，所述第二偏置電壓位于接地電壓與所述第一偏置電壓之間；?

所述放大電路的第二端與電源連接，所述放大電路的第三端用于輸出穩定的電壓。?

進一步地，所述偏置電路包括：第一輸入端、第二輸入端、反相器、第一PMOS管、第二PMOS管、第一NMOS管、第三PMOS管、第二NMOS管和第三NMOS管；?

所述反相器的輸入端與所述第一輸入端連接，所述反相器的輸出端與所述第一PMOS管的柵極連接；所述第一PMOS管的源極與所述第二PMOS管的漏極連接，所述第一PMOS管的漏極與所述第二NMOS管的源極連接，所述第二PMOS管的柵極與所述第二輸入端連接，所述第二PMOS管的源極與電源連接；?

所述第一NMOS管的柵極與所述反相器的輸出端連接，所述第一NMOS管的源極與所述第三PMOS管的漏極連接，所述第一NMOS管的漏極與所述第二NMOS管的柵極連接，所述第三PMOS管的柵極與所述第二輸入端連接，所述第三PMOS管的源極與電源連接；?

所述第二NMOS管的源極與所述第一PMOS管的漏極連接，所述第二?NMOS管的柵極與所述第一NMOS管的漏極連接，所述第二NMOS管的漏極接地；?

所述第三NMOS管的源極與所述偏置電路的另一端連接，所述偏置電路的另一端為所述第一NMOS管的漏極和所述第二NMOS管的柵極的中點，所述第三NMOS管的柵極與所述放大電路的第三端連接，所述第三NMOS管的漏極接地。?

進一步地，所述放大電路包括第三輸入端、第四PMOS管和第四NMOS管，?

所述第四PMOS管的柵極與所述第三輸入端連接，所述第四PMOS管的源極與電源連接，所述第四PMOS管的漏極與所述第四NMOS管的源極連接；?

所述第四NMOS管的柵極與所述偏置電路的另一端連接，所述第四NMOS管的漏極與所述第三NMOS管的柵極連接。?

進一步地，所述第三輸入端輸入恒定的低電平，使得所述第四PMOS管處于導通狀態。?

進一步地，當所述第一輸入端輸入高電平，所述第二輸入端輸入低電平時，所述第一PMOS管和所述第二PMOS管導通，所述第一NMOS管截止，根據流過所述第二PMOS管的電流向所述放大電路輸出第一偏置電壓；?

當所述第一輸入端輸入低電平，所述第二輸入端輸入低電平時，所述第一PMOS管截止，所述第一NMOS管和所述第三PMOS管導通，根據流過所述第三PMOS管的電流向所述放大電路輸出第二偏置電壓。?

進一步地，根據所述第二PMOS管與所述第三PMOS管的比值確定所述第二偏置電壓與所述第一偏置電壓的差值。?

進一步地，所述第二PMOS管與所述第三PMOS管的比值為：?