[實用新型]寬電源、高穩定性的石英晶體振蕩電路

有效

• 申請號: 201420235124.3
• 申請日: 2014-05-09
• 公開（公告）號: CN203827294U
• 公開（公告）日: 2014-09-10
• 發明（設計）人: 孫志亮;霍俊杰;朱永成;黃鈞;陳震
• 申請（專利權）人: 北京同方微電子有限公司
• 主分類號: H03B5/04
• 分類號: H03B5/04
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.寬電源、高穩定性的石英晶體振蕩電路，其特征在于，它包括選頻網絡電路（101）、偏置電路一（102_1）、偏置電路二（102_2）、放大器電路（103）和輸出電路（104）；

選頻網絡電路（101）包括：第一電容器（C1）、第二電容器（C2）和第一晶體振蕩器，第一電容器（C1）的一端和第二電容器（C2）的一端相連接并接地VSS，第一電容器（C1）的另一端接第一晶體振蕩器的XTAL_OUT端并作為選頻網絡的輸出端，第二電容器（C2）的另一端接第一晶體振蕩器的XTAL_IN端并作為選頻網絡的輸入端；

偏置電路一（102_1）包括：第五PMOS晶體管（MP5）、第四PMOS晶體管（MP4）和第三PMOS晶體管（MP3）；第五PMOS晶體管（MP5）的源極接電源VDD，第五PMOS晶體管（MP5）的漏極接其柵極并作為偏置電路的輸入端Iin，第五PMOS晶體管（MP5）的柵極還連接到第四PMOS晶體管（MP4）的柵極，第四PMOS晶體管（MP4）的源極接電源VDD，第四PMOS晶體管（MP4）的漏極接第四NMOS晶體管（MN4）的漏極，第四PMOS晶體管（MP4）的柵極接第三PMOS晶體管（MP3）的柵極，第三PMOS晶體管（MP3）的源極接電源VDD，第三PMOS晶體管（MP3）的漏極作為偏置電路的第一輸出端Iout1；

偏置電路二（102_2）包括：第四NMOS晶體管（MN4）和第三NMOS晶體管（MN3）；第四NMOS晶體管（MN4）的源極接地VSS，第四NMOS晶體管（MN4）的柵極接其漏極，并接第三NMOS晶體管（MN3）的柵極，第三NMOS晶體管（MN3）的漏極作為偏置電路的第二輸出端Iout2；

放大器電路（103）包括：第二NMOS晶體管（MN2）、第一NMOS晶體管（MN1）、第一PMOS晶體管（MP1）、第二PMOS晶體管（MP2）、第三電容器（C3）和第四電容器（C4）；第二NMOS晶體管（MN2）的漏極接偏置電路的第一輸出端Iout1，并接第二NMOS晶體管（MN2）柵極，第二NMOS晶體管（MN2）的源極接第一NMOS晶體管（MN1）的漏極，第一NMOS晶體管（MN1）的源極接地VSS，第一NMOS晶體管（MN1）的柵極接第二NMOS晶體管（MN2）的柵極，第三電容器（C3）的一端接第一NMOS晶體管（MN1）的柵極，第三電容器（C3）另一端接第四電容器（C4）的一端并作為放大器的輸入端，第四電容器（C4）的另一端接第一PMOS晶體管（MP1）的柵極，第一PMOS晶體管（MP1）的源極接電源VDD，第一PMOS晶體管（MP1）的漏極接第二PMOS晶體管（MP2）的源極，第一PMOS晶體管（MP1）的柵極接第二PMOS晶體管（MP2）的柵極，第二PMOS晶體管（MP2）的漏極接偏置電路的第二輸出端Iout2，并接第二PMOS晶體管（MP2）的柵極，第一NMOS晶體管（MN1）的漏極與第一PMOS晶體管（MP1）的漏極相連接，并作為放大器的輸出端XTALOUT；放大器電路（103）的輸入端與第一晶體振蕩器的XTAL_IN端相連接，放大器電路（103）的輸出端CLOCK_OUT與第一晶體振蕩器的XTAL_OUT端相連接；

輸出電路（104）包括:依次連接的第一施密特觸發器（S1）、第一CMOS反相器（2）和第二CMOS反相器（3）；第一施密特觸發器（S1）的輸入端CLOCK_IN接放大器的輸出端XTALOUT，第二CMOS反相器（3）的輸出端CLOCK_OUT輸出一個穩定的時鐘信號。

2.如權利要求1所述的石英晶體振蕩電路，其特征在于，所述放大器電路（103）中的第三電容器（C3）和第四電容器（C4）采用原生電容器；所述第一NMOS晶體管（MN1）、第二NMOS晶體管（MN2）、第一PMOS晶體管（MP1）和第二PMOS晶體管（MP2）采用原生晶體管。