[實用新型]基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201420187916.8
• 申請日: 2014-04-17
• 公開（公告）號: CN203825623U
• 公開（公告）日: 2014-09-10
• 發(fā)明（設(shè)計）人: 才華;楊勇;吳劍飛;孫爽滋;張曉倩
• 申請（專利權(quán)）人: 長春理工大學(xué)
• 主分類號: G06F15/16
• 分類號: G06F15/16;G06F13/40
• 代理公司: 長春市吉利專利事務(wù)所 22206
• 代理人: 李曉莉

1.一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是：該系統(tǒng)包括外圍電路器件，所述外圍電路器件（22）包括SD卡（1）、SDRAM控制器一（2）、網(wǎng)絡(luò)控制器（6），所述SD卡（1）通過數(shù)據(jù)線連接至SD卡控制器（11）；所述SDRAM控制器一（2）通過數(shù)據(jù)線連接至SDRAM控制器（4）；所述網(wǎng)絡(luò)控制器（6）與I/O總線（12）連接。

2.根據(jù)權(quán)利要求1所述的基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是：所述外圍電路器件（22）通過板間互聯(lián)總線（10）連接于FPGA芯片（21）。

3.根據(jù)權(quán)利要求2所述的基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是：所述FPGA芯片（21）包括SDRAM控制器（4）、資源網(wǎng)絡(luò)接口（7）、路由器（8）、片內(nèi)互聯(lián)總線（9）、SD卡控制器（11）、I/O總線（12），所述SDRAM控制器二（4）、資源網(wǎng)絡(luò)接口（7）、SD卡控制器（11）通過I/O總線（12）互聯(lián)；所述路由器（8）通過片內(nèi)互聯(lián)總線（9）進(jìn)行互聯(lián)；

4.根據(jù)權(quán)利要求1所述的基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是：所述路由器（8）具有網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，路由器（8）數(shù)目為M×M，其中M≥2的自然數(shù)。

5.根據(jù)權(quán)利要求1所述的基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是：所述外圍電路器件（22）具有一個網(wǎng)絡(luò)接口（3），所述網(wǎng)絡(luò)接口（3）通過數(shù)據(jù)線與網(wǎng)絡(luò)控制器（6）相連接。

6.根據(jù)權(quán)利要求1或5所述的基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是：所述外圍電路器件（22）具有一個SD卡（1），且所述SD卡（1）通過數(shù)據(jù)線與SD卡控制器（11）連接。

7.根據(jù)權(quán)利要求1所述的基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是：所述網(wǎng)絡(luò)控制器（6）型號為DM9000A。