[實用新型]一種應用于熔絲電路的信號轉換電路有效
| 申請號: | 201420148868.1 | 申請日: | 2014-03-28 |
| 公開(公告)號: | CN203800920U | 公開(公告)日: | 2014-08-27 |
| 發明(設計)人: | 李曉駿 | 申請(專利權)人: | 西安華芯半導體有限公司 |
| 主分類號: | H03K19/0185 | 分類號: | H03K19/0185 |
| 代理公司: | 西安智邦專利商標代理有限公司 61211 | 代理人: | 胡樂 |
| 地址: | 710055 陜西省西安*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 應用于 電路 信號 轉換 | ||
技術領域
本實用新型涉及電子芯片領域,尤其涉及一種應用于熔絲電路的信號轉換電路結構。
背景技術
在芯片的設計及其制造中,經常會用到熔絲電路。熔絲的主要作用是:在芯片生產完成后,根據測試結果或者功能的設定需要對熔絲進行切換。它的切換主要是通過激光對芯片中預設的熔絲進行燒斷,從而實現電路硬性連接的改變,改變電路的工作狀態或功能。
因為工作電源的不同等原因,熔絲電路的輸出信號并不能直接給電路使用。熔絲電路的信號需要經過電平轉換電路處理之后才輸出給其他電路使用。通常,每一位熔絲電路接一位電平轉換電路。如圖1所示,為現有技術中的熔絲電路結構,圖中n位熔絲電路接n位電平轉換電路配合使用。
上述電路的缺點:電平轉換電路需要對不同電源的范圍內信號進行轉換匹配。因為有多個電源,通常電平轉換電路需要占用很大的面積,如果是n位電平轉換電路所占用的面積更大且或有很大的功耗。
實用新型內容
為了解決傳統方案采用電平轉換電路導致占用面積或功耗較大的問題,本實用新型提出一種新的應用于熔絲電路的信號轉換電路。
本實用新型的基本解決方案如下:
一種應用于熔絲電路的信號轉換電路結構,主要包括控制電路、1位電平轉換電路、并轉串電路和串轉并電路,所述控制電路對并轉串電路和串轉并電路進行控制,使得n位熔絲電路輸出的m位信號通過并轉串電路轉換為串行信號,然后經1位電平轉換電路實現電平轉換,最后通過串轉并電路將電平轉換后的信號并行m位輸出,這里m≤n。
基于上述基本方案,本實用新型還做如下優化限定和改進:
上述控制電路包括邏輯電路、對應于并轉串電路的時鐘電路A和計數電路A、以及對應于串轉并電路的時鐘電路B和計數電路B,邏輯電路用于向并轉串電路/串轉并電路、時鐘電路和計數電路發出使能信號,并根據計數電路返回的計數值控制時鐘電路A向并轉串電路/串轉并電路發出時鐘信號。
上述串轉并電路包括n位數據線以及相應的n個子單元,n個子單元的一端作為并行信號端,另一端共接作為串行信號端;每個子單元包括一對反相器以及分別接使能信號和時鐘信號的兩個MOS管。
上述并轉串電路與串轉并電路結構相同,僅在使用時以不同方向設置。
本實用新型的優點:
本實用新型只使用1位電平轉換電路,便實現了現有技術的功能。雖然增加了控制電路、并→串轉換電路和串→并轉換電路,但是相對于n位電平轉換電路,增加的電路面積很小,且功耗很小。
附圖說明
圖1為傳統方案的示意圖。
圖2為本實用新型的示意圖。
圖3為本實用新型中控制電路的結構示意圖。
圖4為本實用新型中并轉串電路/串轉并電路的結構示意圖。
具體實施方式
如圖2所示,本實用新型在原有n位熔絲電路之后加入了并→串轉換電路(并行轉串行),將n位熔絲電路的n位并行輸出信號轉換為1位的串行信號。這樣,1位的串行信號就僅僅只需要1位電平轉換電路就可實現不同電源之間的信號轉換。電平轉換電路輸出的1位串行信號接串→并轉換電路(串行轉并行),通過串→并轉換電路,1位串行信號又被轉換為n位并行信號,輸出給其它電路使用。相應的,需要設置額外的控制電路對并→串轉換電路和串→并轉換電路進行控制。
如圖3所示,本實用新型給出了一種控制電路的基本結構。控制電路主要作用是控制并→串轉換電路和串→并轉換電路的工作狀態。它包括邏輯電路、時鐘電路A、計數電路A、時鐘電路B和計數電路B。邏輯電路控制時鐘電路A、計數電路A、時鐘電路B和計數電路B。時鐘電路A和計數電路A與時鐘電路B和計數電路B的工作情況類似。且對并→串轉換電路和串→并轉換電路的控制也類似。
下面僅以時鐘電路A和計數電路A以及并→串轉換電路為例作以簡要介紹。假設這里僅需要m位(m≤n,本電路可以對小于等于n位的任意位電路進行轉換)并行到串行的轉換。邏輯電路先向時鐘電路A、計數電路A發出控制信號,同時也向并→串轉換電路發送使能信號。時鐘電路A、計數電路A準備開始工作。計數電路A設定計數值為m。之后邏輯電路控制時鐘電路A向并→串轉換電路發出時鐘信號,同時計數電路A開始計數,當計數電路A計數達到設定的值m時,計數電路A發出信號控制時鐘電路A停止向并→串轉換電路繼續發送信號,同時計數電路A發給邏輯電路信號,邏輯電路接收到計數電路A發來的信號后向并→串轉換電路發出控制信號。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安華芯半導體有限公司,未經西安華芯半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201420148868.1/2.html,轉載請聲明來源鉆瓜專利網。





