[實用新型]雙端口的POS協(xié)議一致性測試PXI板卡的測試裝置

有效

• 申請?zhí)枺?/td>: 201420120787.0
• 申請日: 2014-03-17
• 公開（公告）號: CN203896368U
• 公開（公告）日: 2014-10-22
• 發(fā)明（設計）人: 段美霞
• 申請（專利權）人: 華北水利水電大學
• 主分類號: H04L12/26
• 分類號: H04L12/26;H04J3/06
• 代理公司: 鄭州紅元帥專利代理事務所(普通合伙) 41117
• 代理人: 楊妙琴

技術領域

????本實用新型涉及一種對POS鏈路進行測試的裝置，尤其是雙端口的POS協(xié)議一致性測試PXI板卡的測試裝置。

背景技術

POS?(IP?over?SDH)技術是指通過SDH高速傳輸通道直接傳送IP分組，POS技術主要應用于數(shù)據(jù)傳輸骨干網(wǎng)，使用PPP點到點協(xié)議將IP數(shù)據(jù)包映射到SDH幀上，按各次群相應的線速率進行連續(xù)傳輸，其網(wǎng)絡主要由大容量的高端路由器經(jīng)由高速光纖傳輸通道連接而成。這種技術實際上是對傳統(tǒng)IP網(wǎng)絡概念的延續(xù)，完全兼容傳統(tǒng)的IP協(xié)議體系，只是在物理通道上借助SDH提供的點到點物理連接，從而使速率提高到Gbit/s量級，POS技術現(xiàn)在和今后都將是非常重要的IP網(wǎng)絡傳輸手段。對POS鏈路進行測試是非常有必要的，對POS鏈路測試主要包括2個方面的測試：即SDH層的測試和IP層的測試。

目前存在的問題在于，國內與POS相關的板裝置或者儀器都是用于通信方面的，用于測試方面的目前幾乎沒有，現(xiàn)有測試板裝置或儀器要么專用于IP測試要么用于SDH測試，想要在一塊3U?PXI板裝置中完成多種不同速率的SDH層的測試和IP層的測試還未見到相關產(chǎn)品或者報道。

實用新型內容

本實用新型的目的在于解決測試不同速率的POS網(wǎng)絡性能及其設備時候需要更換不同速率的測試板裝置，解決了不同鏈路時間標簽同步的問題。

????本實用新型解決其技術問題所采用的技術方案是：雙端口的POS協(xié)議一致性測試PXI板卡的測試裝置，包括：底板，在底板上安裝的前面板和同樣安裝在底板上的數(shù)據(jù)解析板；其中測試電路安裝在底板和數(shù)據(jù)解析板上，包括存放、發(fā)送數(shù)據(jù)幀的數(shù)據(jù)發(fā)送緩存，接收幀數(shù)據(jù)并存放其中的數(shù)據(jù)接收捕獲緩存，CPU模塊、PXI總線模塊、電源模塊和時鐘發(fā)生模塊，測試電路還包括能使光信號和電信號之間相互轉換的光電轉換模塊，將模擬信號變換為數(shù)字信號的信號調理模塊，用于實現(xiàn)IP數(shù)據(jù)包和SDH幀的映射和去映射的POS接口模塊，完成對SDH層和IP層數(shù)據(jù)幀及開銷的處理的FPGA模塊，存放本地CPU和上位機的交互數(shù)據(jù)的DPRAM模塊；所述的POS接口模塊、數(shù)據(jù)發(fā)送緩存、數(shù)據(jù)接收捕獲緩存、CPU模塊均與FPGA模塊連接；信號調理模塊連接光電轉換模塊和POS接口模塊；DPRAM模塊連接CPU模塊和PXI總線模塊，時鐘發(fā)生模塊連接POS接口模塊、FPGA模塊和CPU模塊，電源電路連接整個模塊電路。

????進一步，所述的光電轉換模塊為RTXM192-401或RTXM159-403或RTXM159-151。

???進一步，所述的POS接口模塊中的接口芯片采用多速率接口芯片PM5360。

???進一步，所述的底板上安裝有2個SFP插座，2個高密插座，2個數(shù)據(jù)傳輸接口。

????本實用新型解決了由于不同速率POS協(xié)議一致性測試需要不同速率的測試板裝置，而導致的測試板裝置需要過多，測試設備復雜，板卡之間時鐘不同步的問題，在測試時候僅需要更換不同測試波長，不同測試數(shù)率的光電模塊，軟件上配置接口的不同速率，即可實現(xiàn)對不同速率的POS鏈路協(xié)議一致性測試。

????本實用新型的有益效果是：僅需要一塊POS測試板裝置，即可完成STM-1，STM-4，STM-16不同速率上的POS協(xié)議一致性測試和上、下行POS性能測試，而不需要多塊不同速率的POS測試板裝置，并解決了由多塊板裝置導致的時間時鐘不同步的問題，測試設備簡化。

附圖說明

圖1為本實用新型的電路原理框圖；

圖2為本實用新型的結構示意圖。

具體實施方式

下面結合附圖和實施例對本實用新型進一步說明。

????圖1是實用新型的電路模塊設計功能框圖，整個電路模塊包括：存放、發(fā)送數(shù)據(jù)幀的數(shù)據(jù)發(fā)送緩存，接收幀數(shù)據(jù)并存放其中的數(shù)據(jù)接收捕獲緩存，CPU模塊、PXI總線模塊、電源模塊和時鐘發(fā)生模塊，測試電路還包括能使光信號和電信號之間相互轉換的光電轉換模塊，將模擬信號變換為數(shù)字信號的信號調理模塊，用于實現(xiàn)IP數(shù)據(jù)包和SDH幀的映射和去映射的POS接口模塊，完成對SDH層和IP層數(shù)據(jù)幀及開銷的處理的FPGA模塊，存放本地CPU和上位機的交互數(shù)據(jù)的DPRAM模塊；所述的POS接口模塊、數(shù)據(jù)發(fā)送緩存、數(shù)據(jù)接收捕獲緩存、CPU模塊均與FPGA模塊連接；信號調理模塊連接光電轉換模塊和POS接口模塊；DPRAM模塊連接CPU模塊和PXI總線模塊，時鐘發(fā)生模塊連接POS接口模塊、FPGA模塊和CPU模塊，電源電路連接整個模塊電路。