[發明專利]數控機床熱誤差反饋截斷補償脈沖發送控制電路及方法

有效

• 申請號: 201410853114.0
• 申請日: 2014-12-31
• 公開（公告）號: CN104714481A
• 公開（公告）日: 2015-06-17
• 發明（設計）人: 劉泉;劉艾明;胡建民;婁平
• 申請（專利權）人: 武漢理工大學
• 主分類號: G05B19/404
• 分類號: G05B19/404
• 代理公司: 武漢開元知識產權代理有限公司 42104
• 代理人: 潘杰;劉琳

1.一種數控機床熱誤差反饋截斷補償脈沖發送控制電路，其特征在于：所述控制電路基于FPGA芯片和外部脈沖疊加電路實現，所述FPGA芯片包括：

外部信號接收端口：接收從外部信號處理電路獲取的補償觸發信號和從外部處理器獲取的補償脈沖控制信號并將所述補償觸發信號和補償脈沖控制信號發送至內部功能時序邏輯電路；

內部時鐘分頻電路：對從系統硬件電路獲取的高頻時鐘信號進行分頻處理為分頻時鐘信號并發送至內部功能時序邏輯電路；

內部功能時序邏輯電路：對所述補償觸發信號和補償脈沖控制信號進行處理，并通過所述分頻時鐘信號產生正交補償脈沖發送至補償脈沖輸出端口；

補償脈沖輸出端口：將所述正交補償脈沖發送至外部脈沖疊加電路；

系統硬件電路：為FPGA芯片工作提供輔助電路支持；

所述外部脈沖疊加電路將FPGA芯片產生的正交補償脈沖和數控機床原始正交反饋脈沖進行疊加，形成補償脈沖發送控制信號。

2.根據權利要求1所述的數控機床熱誤差反饋截斷補償脈沖發送控制電路，其特征在于：所述外部信號接收端口從外部處理器獲取的補償脈沖控制信號包括使能信號、復位信號、補償方向、補償脈沖個數和補償起始信號。

3.根據權利要求1所述的數控機床熱誤差反饋截斷補償脈沖發送控制電路，其特征在于：所述系統硬件電路包括用于提供電源供給的系統電源電路、用于提供復位信號的復位電路、用于產生高頻時鐘信號的外部時鐘電路和用于提供外部調試接口的調試配置電路。

4.根據權利要求1所述的數控機床熱誤差反饋截斷補償脈沖發送控制電路，其特征在于：所述內部時鐘分頻電路發送的分頻時鐘信號包括為頻率分別為f＝10MHZ、f＝1MHZ和f＝10kHZ的時鐘信號。

5.根據權利要求1所述的數控機床熱誤差反饋截斷補償脈沖發送控制電路，其特征在于：所述外部信號接收端口接收從外部信號處理電路獲取的補償觸發信號以觸發信號下降沿作為補償脈沖的發送起點。

6.根據權利要求3所述的數控機床熱誤差反饋截斷補償脈沖發送控制電路，其特征在于：所述FPGA芯片采用EP2C8T144芯片，所述復位電路采用MAX708芯片，所述外部時鐘電路采用49FCT3805，所述調試配置電路采用EPCS4SI8芯片。

7.一種用于權利要求1～6任一項所述的數控機床熱誤差反饋截斷補償脈沖發送控制電路的控制方法，其特征在于：包括如下步驟：

1)所述外部處理器對FPGA芯片進行使能和復位操作；

2)所述外部處理器向FPGA芯片發送補償脈沖控制信號；

3)所述FPGA芯片根據外部信號處理電路發送的補償觸發信號產生正交補償脈沖并發送至外部脈沖疊加電路；

4)所述外部脈沖疊加電路將FPGA芯片產生的正交補償脈沖和數控機床原始正交反饋脈沖進行疊加，形成補償脈沖發送控制信號。

8.根據權利要求7所述的嵌數控機床熱誤差反饋截斷補償脈沖發送控制電路的控制方法，其特征在于：所述步驟3)的具體步驟包括：

31)所述FPGA芯片獲取補償脈沖控制信號中的補償脈沖個數、補償方法和補償起始信號；

32)所述FPGA芯片從外部信號處理電路獲取的補償觸發信號中的補償觸發下降沿到來時，所述FPGA芯片根據補償脈沖個數、補償方法和補償起始信號產生一組正交脈沖信號并發送至外部脈沖疊加電路，同時內部記錄的補償脈沖個數減一；

33)重復步驟32)直至內部記錄的補償脈沖個數為零。

9.根據權利要求8所述的嵌數控機床熱誤差反饋截斷補償脈沖發送控制電路的控制方法，其特征在于：所述步驟32)還包括：

32a)所述FPGA芯片接收補償脈沖控制信號后向外部處理器發送“BUSY”高電平信號；

32b)所述FPGA芯片將正交補償脈沖發送至外部脈沖疊加電路完成后向外部處理器發送“BUSY”低電平信號。