[發明專利]一種閃存存儲單元及制作方法

在審

• 申請號: 201410838164.1
• 申請日: 2014-12-24
• 公開（公告）號: CN105789212A
• 公開（公告）日: 2016-07-20
• 發明（設計）人: 劉釗;熊濤;許毅勝;舒清明
• 申請（專利權）人: 上海格易電子有限公司;北京兆易創新科技股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/423;H01L21/8247
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 胡彬;鄧猛烈

技術領域

本發明涉半導體器件制作領域，尤其涉及一種閃存存儲單元及制作方法。

背景技術

快閃存儲器(FlashMemory，簡稱閃存)是一種長壽命的非易失性(在斷 電情況下仍能保持所存儲的數據信息)的半導體存儲器，被廣泛的應用到優 盤、閃存卡、筆記本電腦、以及數碼相機、手機等各類隨身移動裝置閃存式數 碼存儲產品中。

現有技術中提供了一種閃存存儲單元制作方法，首先，在襯底1之上依次 形成氧化層和氮化硅層，將所述氧化層和氮化硅層作為硬掩膜層；在形成有硬 膜層的襯底1上刻蝕平行排列的淺溝槽2，并形成氮化硅結構；然后，對所述淺 溝槽2進行氧化物填充以及平坦化處理以形成淺溝槽隔離3，去除氧化硅層和氮 化硅結構，形成遂穿氧化層4，以及在去除氮化硅結構后的溝槽內填充多晶硅 結構形成浮柵5；最后，在淺溝槽隔離3和浮柵5表面形成氧化硅層6，以及在 氧化硅層6之上形成控制柵7。由上述方法制作的閃存存儲單元結構如圖1所 示。

上述閃存存儲單元制作方法存在以下不足：浮柵側壁與控制柵很難有效耦 合，導致控制柵與浮柵的耦合電容偏低。為了增加這種耦合電容，控制柵在浮 柵側壁上要盡量多的向下延伸以增加接觸面積，但這又造成控制柵與有源區寄 生耦合電容偏高，導致控制柵不能有效的控制浮柵器件的開啟和閉合，造成器 件的功耗偏高甚至失效。

發明內容

本發明是為了解決現有技術中的上述不足而完成的，本發明的目的在于提 出一種閃存存儲單元及制作方法，該閃存存儲單元和方法可以有效的控制浮柵 器件的開啟和閉合，降低了浮柵器件的功耗，提高了閃存存儲器的擦寫速度和 可靠性。

為達此目的，本發明采用以下技術方案：

一方面，本發明實施例提供一種閃存存儲單元制作方法，包括：

于襯底中通過制備淺溝槽隔離以隔離出有源區，所述有源區上依次制備有 遂穿氧化層和多個溝槽；

于所述多個溝槽的側壁和底部制備U形浮柵，所述U型浮柵的表面與所述 多個溝槽的表面位于同一平面；

對所述淺溝槽隔離進行刻蝕，以使所述淺溝槽隔離的表面位于所述U型浮 柵的上表面和下表面之間；

于所述U型浮柵暴露出的表面以及所述淺溝槽隔離的表面上制備氧化硅阻 擋層；

于所述氧化硅阻擋層之上制備控制柵。

進一步的，于襯底中通過制備淺溝槽隔離以隔離出有源區，所述有源區上 依次制備有遂穿氧化層和多個溝槽，具體包括：

于襯底之上依次生長襯墊氧化層和氮化硅層，所述襯墊氧化層和所述氮化 硅層形成硬掩膜層；

以所述硬掩膜層為掩膜，于所述襯底中制備多個淺溝槽，所述氮化硅層形 成氮化硅結構；

于所述多個淺溝槽內形成淺溝槽隔離以隔離出有源區，對所述淺溝槽隔離 進行化學機械拋光處理，以使所述淺溝槽隔離的表面與所述氮化硅結構的上表 面位于同一平面；

剝離所述氮化硅結構，以形成多個溝槽。

進一步的，于所述多個溝槽的側壁和底部制備U形浮柵，具體包括：

于所述多個溝槽的側壁和底部以及所述淺溝槽隔離的表面上沉淀多晶硅結 構；

對所述淺溝槽隔離表面上的多晶硅結構進行去除，以于所述多個溝槽的側 壁和底部制備U型浮柵，所述U型浮柵的表面與所述多個溝槽的表面位于同一 平面。

進一步的，所述于所述多個溝槽的側壁和底部以及所述淺溝槽隔離的表面 上沉淀多晶硅結構通過低壓化學氣象沉淀工藝進行沉淀。

進一步的，所述對所述淺溝槽隔離表面上的多晶硅結構進行去除通過化學 機械拋光工藝進行去除。

進一步的，所述對所述淺溝槽隔離進行刻蝕采用濕法刻蝕或干法刻蝕。

進一步的，所述U型浮柵的厚度取值范圍為200～500埃。

進一步的，所述淺溝槽隔離的表面位于所述U型浮柵的上表面和下表面之 間，進一步的，所述淺溝槽隔離的表面與所述U型浮柵的上表面之間的高度取 值范圍為100～600埃。

另一方面，本發明實施例還提供一種由上述方法制作的閃存存儲單元，包 括：

襯底，所述襯底的上部形成有多個淺溝槽；

遂穿氧化層，生長于所述襯底之上；

U形浮柵，形成于所述遂穿氧化層之上；