[發明專利]半導體結構及其制造方法

有效

• 申請號: 201410817547.0
• 申請日: 2014-12-24
• 公開（公告）號: CN105405888B
• 公開（公告）日: 2019-04-02
• 發明（設計）人: 陳建穎;程潼文;張哲誠;巫柏奇;林志忠;林志翰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336;H01L21/28
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體結構，包括：

襯底，具有中心部分和邊緣部分；

多個半導體管芯，位于所述襯底上方，所述邊緣部分包括其中所述半導體管芯的至少一面與所述襯底的周界接觸的區域；

隔離層，位于所述多個半導體管芯上方；

半導體鰭，具有頂面和側壁表面，所述半導體鰭部分地設置在所述隔離層中；

第一柵極，覆蓋所述半導體鰭的頂面的一部分和側壁表面的一部分，并且設置在所述襯底的邊緣部分處；以及

第二柵極，覆蓋所述半導體鰭的頂面的一部分和側壁表面的一部分，并且設置在所述襯底的中心部分處，

其中，所述第一柵極的接近所述隔離層的下部寬度小于所述第一柵極的接近所述半導體鰭的頂面的上部寬度。

2.根據權利要求1所述的半導體結構，其中，所述襯底還包括：所述襯底的所述中心部分處的密集柵極區域和分散柵極區域以及所述邊緣部分處的密集柵極區域和分散柵極區域。

3.根據權利要求1所述的半導體結構，所述下部寬度和所述上部寬度之間的差低于15nm。

4.根據權利要求3所述的半導體結構，通過光譜臨界尺寸方法測量的所述下部寬度和所述上部寬度之間的差值的3σ標準差值低于2nm。

5.根據權利要求3所述的半導體結構，通過光譜臨界尺寸方法測量的所述下部寬度和所述上部寬度之間的差值低于2.6nm。

6.根據權利要求2所述的半導體結構，所述分散柵極區域中的第二柵極的下部寬度和上部寬度之間的差減去所述分散柵極區域中的第一柵極的下部寬度和上部寬度的差小于2.5nm。

7.根據權利要求2所述的半導體結構，所述密集柵極區域中的第二柵極的下部寬度和上部寬度之間的差與所述密集柵極區域中的第一柵極的下部寬度和上部寬度之間的差相同。

8.一種FinFET結構，包括：

第一半導體鰭，具有頂面和側壁表面；

第一金屬柵極，位于所述第一半導體鰭的一部分上方，包圍所述第一半導體鰭的頂面和側壁表面，所述第一金屬柵極設置在位于襯底的邊緣部分處的半導體管芯上，所述邊緣部分包括其中所述半導體管芯的至少一面與所述襯底的周界接觸的區域；

其中，所述第一金屬柵極的底部處的第一金屬柵極寬度小于所述第一半導體鰭的頂面處的第二金屬柵極寬度。

9.根據權利要求8所述的FinFET結構，其中，所述第一金屬柵極寬度和所述第二金屬柵極寬度之間的差低于15nm。

10.根據權利要求9所述的FinFET結構，其中，所述第二金屬柵極寬度介于28nm至32nm的范圍內。

11.根據權利要求9所述的FinFET結構，其中，所述第二金屬柵極寬度介于235nm至245nm的范圍內。

12.根據權利要求10所述的FinFET結構，所述第一金屬柵極寬度和所述第二金屬柵極寬度之間的差介于1.5nm至2.5nm的范圍內。

13.根據權利要求11所述的FinFET結構，還包括位于第二半導體鰭的一部分上方的第二金屬柵極，包圍所述第二半導體鰭的頂面和側壁表面，所述第二金屬柵極設置在所述襯底的中心部分處的半導體管芯上，其中，所述第二金屬柵極的底部處的第三金屬柵極寬度小于所述第二半導體鰭的頂面處的第四金屬柵極寬度；以及

襯底的邊緣部分處的所述第一金屬柵極寬度和所述第二金屬柵極寬度之間的差與所述襯底的中心部分處的所述第三金屬柵極寬度和所述第四金屬柵極寬度之間的差的比率低于2。