[發明專利]電壓切換電路

有效

• 申請號: 201410794609.0
• 申請日: 2014-12-18
• 公開（公告）號: CN105280230B
• 公開（公告）日: 2019-04-12
• 發明（設計）人: 柏正豪
• 申請（專利權）人: 力旺電子股份有限公司
• 主分類號: G11C16/12
• 分類號: G11C16/12
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王珊珊

一種電壓切換電路，包括：多個晶體管、第一控制電路與第二控制電路。第一晶體管的源極連接至一第一電壓源，柵極連接至一節點b1。第二晶體管的源極連接至該第一晶體管的漏極，柵極接收一致能信號，漏極連接至一節點b2。第三晶體管的源極連接至該節點b2，柵極連接至一第二電壓源，漏極連接至輸出端。第一控制電路，連接至該節點b1；而第二控制電路，連接至該輸出端。

技術領域

本發明涉及一種切換電路，且特別涉及一種運用于非易失性存儲器的電壓切換電路。

背景技術

眾所周知，非易失性存儲器可在電源消失之后，仍可保存數據，因此非易失性存儲器已經廣泛的運用于電子產品中。再者，非易失性存儲器由多個記憶胞(memory cell)排列而成記憶胞陣列(memory cell array)，而每個記憶胞中皆包含一浮動柵晶體管(floatinggate transistor)。

基本上，在編程模式(program mode)時，記憶胞陣列會接收一高電壓(highvoltage)，使得選定記憶胞(selected memory cell)中浮動柵晶體管的浮動柵極(floating gate)被注入(inject)熱載子(hot carrier)。

同理，在抹除模式(erase mode)時，記憶胞陣列也會接收高電壓(high voltage)，用以退出(eject)選定記憶胞內浮動柵晶體管的浮動柵極所存儲的熱載子。

由于在編程模式與抹除模式時，選定記憶胞皆需要接收高電壓用來控制熱載子的注入或者退出。因此，在非易失性存儲器中需要有一電壓切換電路(voltage switchcircuit)，并于不同的工作模式時提供各種操作電壓至記憶胞陣列。

一般來說，上述的高電壓(例如18V)遠高于一般邏輯電路中5V、3.3V或1.8V的邏輯電平。因此，電壓切換電路需要經過特別的設計才能夠運用于非易失性存儲器。

發明內容

本發明的主要目的提出一種運用于非易失性存儲器中的電壓切換電路，根據非易失性存儲器的工作模式，提供對應的操作電壓至記憶胞陣列。

本發明涉及一種電壓切換電路，連接至一非易失性存儲器的一記憶胞，該電壓切換電路包括：一第一晶體管，源極連接至一第一電壓源，柵極連接至一節點a1；一第二晶體管，源極連接至該第一電壓源，柵極連接至一節點b1；一第三晶體管，源極連接至該第一晶體管的漏極，柵極接收一致能信號，漏極連接至一節點a2；一第四晶體管，源極連接至該第二晶體管的漏極，柵極接收該致能信號，漏極連接至一節點b2；一第五晶體管，源極連接至該節點a2，柵極連接至一第二電壓源，漏極連接至一第一輸出端；一第六晶體管，源極連接至該節點b2，柵極連接至該第二電壓源，漏極連接至一第二輸出端；一第一控制電路，連接至該節點a1、該節點b1與該節點a2；以及一第二控制電路，連接至該第一輸出端與該第二輸出端；其中，在該非易失性存儲器的一編程模式以及一抹除模式時，該第一電壓源提供一高電壓且該第二電壓源提供一開啟電壓；在該非易失性存儲器的一讀取模式時，該第一電壓源與該第二電壓源提供一邏輯高電平；以及該高電壓大于該開啟電壓，且該開啟電壓大于該邏輯高電平。

本發明涉及一種電壓切換電路，連接至一非易失性存儲器的一記憶胞，該電壓切換電路包括：一第一晶體管，源極連接至一第一電壓源，柵極連接至一節點b1；一第二晶體管，源極連接至該第一晶體管的漏極，柵極接收一致能信號，漏極連接至一節點b2；一第三晶體管，源極連接至該節點b2，柵極連接至一第二電壓源，漏極連接至一輸出端；一第一控制電路，連接至該節點b1；以及一第二控制電路，連接至該輸出端；其中，在該非易失性存儲器的一編程模式以及一抹除模式時，該第一電壓源提供一高電壓且該第二電壓源提供一開啟電壓；在該非易失性存儲器的一讀取模式時，該第一電壓源與該第二電壓源提供一邏輯高電平；以及，該高電壓大于該開啟電壓，且該開啟電壓大于該邏輯高電平。

為了對本發明的上述及其他方面有更佳的了解，下文特舉優選實施例，并配合附圖，作詳細說明如下：