[發(fā)明專利]一種驅(qū)動電路及發(fā)光控制電路、顯示面板、顯示裝置

有效

• 申請?zhí)枺?/td>: 201410784203.4
• 申請日: 2014-12-16
• 公開（公告）號: CN104599629A
• 公開（公告）日: 2015-05-06
• 發(fā)明（設(shè)計）人: 王志良;錢棟;羅麗媛
• 申請（專利權(quán)）人: 上海天馬有機(jī)發(fā)光顯示技術(shù)有限公司;天馬微電子股份有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32
• 代理公司: 無
• 代理人: 無

1.一種驅(qū)動電路，包括第一晶體管、第二晶體管、第一電容和第二電容，其中：

所述第一晶體管的柵極耦接用于接收第一時鐘信號的第一時鐘信號輸入端，第一端耦接用于接收起始信號的起始信號輸入端，第二端耦接第一節(jié)點(diǎn)；

所述第二晶體管的柵極耦接第一節(jié)點(diǎn)，第一端耦接用于接收第一電平信號的第一電平信號輸入端，第二端耦接第二節(jié)點(diǎn)；

所述第一電容耦接于第一電平信號輸入端與第一節(jié)點(diǎn)之間；

所述第二電容的第一極板耦接用于接收第二時鐘信號的第二時鐘信號輸入端，第二極板耦接第二節(jié)點(diǎn)。

2.如權(quán)利要求1所述的驅(qū)動電路，其特征在于，所述驅(qū)動電路的工作狀態(tài)包括第一階段、第二階段、第三階段、第四階段、第五階段、第六階段、第七階段、第八階段，其中：

所述第一階段中，所述第一時鐘信號控制所述第一晶體管打開，所述起始信號經(jīng)第一晶體管傳輸至第一節(jié)點(diǎn)，控制所述第二晶體管打開，所述第一電平信號經(jīng)所述第二晶體管傳輸至所述第二節(jié)點(diǎn)；

所述第二階段中，所述第一時鐘信號控制所述第一晶體管關(guān)閉，所述第一節(jié)點(diǎn)保持前一階段的電位，控制所述第二晶體管打開，所述第二節(jié)點(diǎn)保持前一階段電位；

所述第三階段中，所述第一時鐘信號控制所述第一晶體管關(guān)閉，所述第一節(jié)點(diǎn)保持前一階段的電位，控制所述第二晶體管打開，所述第二節(jié)點(diǎn)保持前一階段電位；

所述第四階段中，所述第一時鐘信號控制所述第一晶體管關(guān)閉，所述第一節(jié)點(diǎn)保持前一階段的電位，控制所述第二晶體管打開，所述第二節(jié)點(diǎn)保持前一階段電位；

所述第五階段中，所述第一時鐘信號控制所述第一晶體管打開，所述起始信號經(jīng)第一晶體管傳輸至第一節(jié)點(diǎn)，控制所述第二晶體管關(guān)閉，所述第二節(jié)點(diǎn)保持前一階段的電位；

所述第六階段中，所述第一時鐘信號控制所述第一晶體管關(guān)閉，所述第一節(jié)點(diǎn)保持前一階段的電位，控制所述第二晶體管關(guān)閉，所述第二節(jié)點(diǎn)保持前一階段電位；

所述第七階段中，所述第一時鐘信號控制所述第一晶體管關(guān)閉，所述第一節(jié)點(diǎn)保持前一階段的電位，控制所述第二晶體管關(guān)閉，所述第二時鐘信號通過所述第二電容控制第二節(jié)點(diǎn)的電位發(fā)生跳變；

所述第八階段中，所述第一時鐘信號控制所述第一晶體管關(guān)閉，所述第一節(jié)點(diǎn)保持前一階段的電位，控制所述第二晶體管關(guān)閉，所述第二時鐘信號通過所述第二電容控制第二節(jié)點(diǎn)的電位發(fā)生跳變。

3.一種發(fā)光控制電路，包括輸入單元和反向單元，其中所述輸入單元包括如權(quán)利要求1～2任一項所述的驅(qū)動電路。

4.如權(quán)利要求3所述的發(fā)光控制電路，其特征在于，所述反向單元包括：第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第三電容和第四電容；

所述第三晶體管的柵極耦接所述第二節(jié)點(diǎn)，第一端耦接所述第一電平信號輸入端，第二端耦接第四節(jié)點(diǎn)；

所述第四晶體管的第一端通過所述第三電容與所述第一時鐘信號輸入端耦接，所述第四晶體管的柵極與第一端耦接，第二端耦接于所述第四節(jié)點(diǎn)；

所述第五晶體管的柵極耦接第二時鐘信號輸入端，第二端耦接所述第四晶體管的第一端，第一端耦接用于接收第二電平信號的第二電平信號輸入端；

所述第六晶體管的柵極耦接于所述第四節(jié)點(diǎn)，第一端耦接于所述第一電平信號輸入端，第二端耦接于第三節(jié)點(diǎn)；

所述第七晶體管的柵極耦接所述第二節(jié)點(diǎn)，第一端耦接于所述第二電平信號輸入端，第二端耦接于所述第三節(jié)點(diǎn)；

所述第八晶體管的柵極耦接所述第三節(jié)點(diǎn)，第一端耦接所述第一電平信號輸入端，第二端耦接所述發(fā)光控制電路的輸出端；

所述第九晶體管的柵極耦接于所述第四節(jié)點(diǎn)，第一端耦接所述第二電平信號輸入端，第二端耦接所述發(fā)光控制電路的輸出端；

所述第四電容耦接于所述第四節(jié)點(diǎn)和所述發(fā)光控制電路輸出端之間。