[發(fā)明專利]一種鉿基高k柵介質(zhì)堆棧結(jié)構(gòu)及其MOSFET器件

在審

• 申請(qǐng)?zhí)枺?/td>: 201410782187.5
• 申請(qǐng)日: 2014-12-16
• 公開（公告）號(hào): CN105762179A
• 公開（公告）日: 2016-07-13
• 發(fā)明（設(shè)計(jì)）人: 陳小強(qiáng);杜軍;熊玉華;魏峰
• 申請(qǐng)（專利權(quán)）人: 北京有色金屬研究總院
• 主分類號(hào): H01L29/423
• 分類號(hào): H01L29/423;H01L29/78
• 代理公司: 北京北新智誠(chéng)知識(shí)產(chǎn)權(quán)代理有限公司 11100
• 代理人: 劉秀青;熊國(guó)裕

技術(shù)領(lǐng)域

本發(fā)明涉及一種綜合性能更優(yōu)的鉿基高k柵介質(zhì)堆棧結(jié)構(gòu)及其MOSFET器件，屬于半導(dǎo)體技術(shù)領(lǐng)域。

背景技術(shù)

遵循著“摩爾定律”，半導(dǎo)體工業(yè)正朝著更高集成度、低功耗發(fā)展。集成度越高，器件的尺寸越小。傳統(tǒng)的柵介質(zhì)材料為介電常數(shù)為3.9的SiO₂，隨著器件尺寸的縮小，SiO₂柵介質(zhì)層的物理厚度不斷減小。在SiO₂物理厚度小于1nm時(shí)，出現(xiàn)大的漏電流，限制器件尺寸的進(jìn)一步縮小。從45nm技術(shù)節(jié)點(diǎn)起，半導(dǎo)體行業(yè)采用介電常數(shù)大于3.9的高k薄膜代替SiO₂。高k柵介質(zhì)的引入，在相同EOT(等效氧化物厚度)的條件下，高k柵介質(zhì)物理厚度增加從而使漏電流顯著降低，半導(dǎo)體器件尺寸得到進(jìn)一步縮小。其中HfO₂薄膜具有高介電常數(shù)(16-20)，與Si集成性好，已成功應(yīng)用于45nm、32nm、22nm技術(shù)節(jié)點(diǎn)。16/14nm技術(shù)節(jié)點(diǎn)以及之后的技術(shù)節(jié)點(diǎn)，要求柵介質(zhì)薄膜具有更高介電常數(shù)、低漏電流、可靠性等綜合性能需求。因此，對(duì)HfO₂薄膜進(jìn)行摻雜改性提高性能滿足更先進(jìn)的技術(shù)節(jié)點(diǎn)要求，已成為研究熱點(diǎn)。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種綜合性能更優(yōu)的鉿基高k柵介質(zhì)堆棧結(jié)構(gòu)及其MOSFET器件。

為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：

一種鉿基高k柵介質(zhì)堆棧結(jié)構(gòu)，包括在硅襯底上表面依次設(shè)置的界面過渡層、鉿基高k柵介質(zhì)層和柵電極，以及在硅襯底下表面設(shè)置的背電極，其中鉿基高k柵介質(zhì)層是通過過渡金屬氧化物摻雜氧化鉿形成的疊層結(jié)構(gòu)。

其中，所述過渡金屬氧化物為TiO₂或ZrO₂。過渡金屬氧化物TiO₂、ZrO₂與氧化鉿為同族氧化物，其中TiO₂的介電常數(shù)高達(dá)80，ZrO₂具有較高的介電常數(shù)26以及與硅能級(jí)較大的導(dǎo)帶偏移量1.4eV；少量過渡金屬氧化物TiO₂或ZrO₂的摻入可以明顯提高薄膜的介電常數(shù)，在相同柵介質(zhì)厚度下減小鉿基堆棧結(jié)構(gòu)的EOT，提高可靠性，為下一代技術(shù)節(jié)點(diǎn)提供高介電常數(shù)、穩(wěn)定的鉿基高k柵介質(zhì)薄膜。

所述鉿基高k柵介質(zhì)層采用半導(dǎo)體成膜的主流工藝ALD(原子層沉積技術(shù))沉積而成，為非晶薄膜，性能穩(wěn)定。通過調(diào)節(jié)過渡金屬鈦或鋯源和鉿源的不同循環(huán)沉積次數(shù)和次序，進(jìn)行薄膜摻雜濃度和薄膜結(jié)構(gòu)的調(diào)節(jié)，制備Hf-M-O柵介質(zhì)薄膜。優(yōu)選地，所述過渡金屬氧化物的摻雜量為5％-20％，所述鉿基高k柵介質(zhì)層的物理厚度為1-4nm。

所述界面過渡層為SiO₂層，其厚度不大于1nm。所述背電極為Ag或Al。所述硅襯底為電阻率在1-10Ω·cm的n型硅或p型硅。所述柵電極為TiN、TiAl、TaN、Pt、Ru和W中的一種或多種。

所述鉿基高k柵介質(zhì)堆棧結(jié)構(gòu)的制備方法包括以下步驟：

(1)硅襯底清洗，可以采用標(biāo)準(zhǔn)RCA工藝流程進(jìn)行清洗；

(2)硅襯底上制備界面過渡層-SiO₂層，可以通過熱氧化或其薄膜沉積生長(zhǎng)SiO₂層；

(3)利用ALD(原子層沉積技術(shù))沉積過渡金屬氧化物與氧化鉿的疊層結(jié)構(gòu)；

(4)利用ALD或磁控濺射沉積柵電極；

(5)利用ALD或磁控濺射在柵電極上沉積金屬保護(hù)層，厚度為50-200nm；

(6)利用氫氟酸清洗硅襯底背面，磁控濺射鍍背電極。

其中，步驟(1)中硅片采用標(biāo)準(zhǔn)RCA工藝流程進(jìn)行清洗。在步驟(3)、步驟(5)、步驟(6)后，需要不同條件的退火處理。

一種MOSFET器件，包括以上所述的鉿基高k柵介質(zhì)堆棧結(jié)構(gòu)，可以利用標(biāo)準(zhǔn)半導(dǎo)體8英寸產(chǎn)線工藝，在SOI基片上制備所述鉿基高k柵介質(zhì)堆棧結(jié)構(gòu)以及MOSFET源、漏極，該MOSFET器件的溝道長(zhǎng)度為20-50nm。

本發(fā)明的優(yōu)點(diǎn)在于：

本發(fā)明采用半導(dǎo)體工業(yè)標(biāo)準(zhǔn)工藝，通過過渡金屬氧化物(M-O：TiO₂、ZrO₂)對(duì)氧化鉿進(jìn)行摻雜，得到介電常數(shù)高于氧化鉿的柵介質(zhì)薄膜，在同等柵極氧化物厚度下實(shí)現(xiàn)更低的EOT，制備綜合性能更優(yōu)的鉿基柵介質(zhì)堆棧結(jié)構(gòu)以及其MOSFET器件。