[發明專利]動態處理器-存儲器再向量化架構

有效

• 申請號: 201410763721.8
• 申請日: 2014-12-11
• 公開（公告）號: CN104714906B
• 公開（公告）日: 2018-12-18
• 發明（設計）人: 赫曼特·穆盧爾·斯里坎塔亞;桑卡爾·普拉薩德·德布納特;卡爾帕納特·蘇里亞萬什
• 申請（專利權）人: 德州儀器公司
• 主分類號: G06F13/32
• 分類號: G06F13/32;G01S19/37
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 路勇

1.一種處理系統，其包括：

存儲器管理單元，其經布置以將存儲器的部分分配及再分配為供處理器專用，所述存儲器管理單元包括控制輸入和控制輸出；

GNSS(全球導航衛星系統)接收器處理器，其包含用于接收器處理器的存儲器，且經布置以進入所述存儲器管理單元分配所述用于接收器處理器的存儲器的第一部分的初始衛星獲取狀態，并進入其中所述GNSS接收器處理器響應于放棄請求而放棄所述用于接收器處理器的存儲器的所述第一部分的一或多個部分的后續處理狀態，所述接收器處理器包括與所述存儲器管理單元的存儲器控制輸出耦合的存儲器控制輸入，以及與所述存儲器管理單元的所述存儲器控制輸入耦合的存儲器控制輸出；

通用處理器，其緊密地耦合到所述用于接收器處理器的存儲器，且經布置以產生所述放棄請求，并接收由所述存儲器管理單元對所述用于接收器處理器的存儲器的所述第一部分的所述經放棄的一或多個部分的分配；以及

輔助存儲器系統，其經布置以提供如由所述存儲器管理單元分配的輔助存儲器以供所述通用處理器在所述初始衛星獲取狀態期間使用，所述輔助存儲器系統包括與所述存儲器管理單元的存儲器控制輸入耦合的存儲器控制輸出。

2.根據權利要求1所述的系統，其中所述通用處理器通過使用提供對所述存儲器的零等待狀態存取的并行總線而緊密地耦合到所述用于接收器處理器的存儲器。

3.根據權利要求2所述的系統，其中所述通用處理器通過使用耦合到用作來賓存儲器的所述輔助存儲器的慢總線而緊密地耦合到所述來賓存儲器，其中所述慢總線比所述并行總線慢。

4.一種處理方法，其包括：

在其中GNSS(全球導航衛星系統)處理器為位置鎖定而試圖獲取多個衛星信道的初始衛星獲取狀態期間分配用于接收器處理器的存儲器的第一部分；

確認經布置以請求放棄所述用于接收器處理器的存儲器的所述第一部分的一或多個部分以供通用處理器使用的放棄請求；

在所述GNSS處理器已獲取至少一個衛星信道之后，響應于所述放棄請求而放棄所述用于接收器處理器的存儲器的所述第一部分的一或多個部分；

將響應于所述放棄請求而放棄的所述用于接收器處理器的存儲器的所述一或多個部分中的一或多個部分分配給所述通用處理器；以及

通過使用所述用于接收器處理器的存儲器與所述通用處理器共用的緊密地耦合的總線而存取所述用于接收器處理器的存儲器的所述經放棄的一或多個部分。

5.根據權利要求4所述的方法，其包括分配輔助存儲器以供所述通用處理器在所述初始衛星獲取狀態期間使用，其中存儲于所述所分配輔助存儲器中的數據可由所述通用處理器以比存儲于所述用于接收器處理器的存儲器中的數據可由所述通用處理器存取的速率慢的速率存取。

6.根據權利要求5所述的方法，其包括在已將所述通用處理器的本地存儲器的內容傳送到所述用于接收器處理器的存儲器的所述經放棄的一或多個部分之后，將所述所分配輔助存儲器的內容傳送到所述通用處理器的所述本地存儲器。

7.一種集成電路，其包括：

接收器電路，其具有存儲器請求輸出端、存儲器捕獲起始輸出端、第一存儲器釋放請求輸入端，以及存儲器放棄起始輸出端；

存儲器管理單元，其具有耦合到所述存儲器請求輸出端的存儲器請求輸入端、耦合到所述第一存儲器釋放請求輸入端的第一存儲器釋放請求輸出端、第二存儲器釋放請求輸入端，以及耦合到所述存儲器放棄起始輸出端的存儲器放棄起始輸入端；以及

輔助存儲器，其具有耦合到所述存儲器捕獲起始輸出端的存儲器捕獲起始輸入端，以及耦合到所述第二存儲器釋放請求輸入端的第二存儲器釋放請求輸出端。

8.根據權利要求7所述的集成電路，其中所述接收器電路包括存儲器響應輸入端，并且所述存儲器管理單元包括耦合到所述存儲器響應輸入端的存儲器響應輸出端。

9.根據權利要求7所述的集成電路，其中所述接收器電路包括存儲器捕獲完整輸入端，并且所述輔助存儲器包括耦合到所述存儲器捕獲完整輸入端的存儲器捕獲完整輸出端。