[發明專利]溝槽隔離結構及其形成方法

在審

• 申請號: 201410720414.1
• 申請日: 2014-12-02
• 公開（公告）號: CN105655285A
• 公開（公告）日: 2016-06-08
• 發明（設計）人: 包小燕;葛洪濤
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L23/13
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 應戰;駱蘇華

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種溝槽隔離結構及其形成 方法。

背景技術

半導體集成電路的發展方向為增加密度與縮小元件。在集成電路制造技 術中，隔離結構是一種重要技術，形成在半導體襯底上的元件采用隔離結構 進行相互間的絕緣隔離。隨著半導體制造技術的進步，淺溝槽隔離(Shallow TrenchIsolation，簡稱STI)技術由于其隔離效果好、制造工藝簡單，已經逐 漸取代了傳統半導體器件制造技術中，采用例如局部硅氧化工藝(LOCOS) 等工藝所形成的常用的隔離結構。

淺溝槽隔離結構在目前的半導體器件制造中用于器件隔離。如圖1所示， 所述淺溝槽隔離結構包括：位于襯底100內的溝槽；位于溝槽側壁和底部表面 的襯墊氧化層101；以及位于襯墊氧化層101表面、且填充滿溝槽的隔離層102。

所述淺溝槽隔離結構的形成工藝包括：在襯底100表面形成掩膜層，所述 掩膜層暴露出采用刻蝕工藝在襯底內形成溝槽；在所述溝槽的側壁和底部表 面形成襯墊氧化層101；在所述襯底和襯墊氧化層101表面形成填充滿所述溝 槽的隔離膜；采用化學機械拋工藝拋光所述隔離膜，直至暴露出襯底100表面 為止，形成隔離層102。

然而，隨著半導體技術的工藝節點不斷縮小，半導體器件的特征尺寸縮 小、器件密度提高，導致淺溝槽隔離結構的形成工藝難度增大，且所形成的 淺溝槽隔離結構的隔離效果變差。

發明內容

本發明解決的問題是提供一種溝槽隔離結構及其形成方法，提高所形成 的溝槽隔離結構的質量、提高溝槽隔離結構的隔離效果。

為解決上述問題，本發明提供一種溝槽隔離結構的形成方法，包括：提 供襯底；在所述襯底內形成溝槽；在所述溝槽底部表面形成第一隔離層；在 高于所述第一隔離層的溝槽側壁表面形成半導體層；在所述半導體層和第一 隔離層表面形成填充滿所述溝槽的第二隔離層。

可選的，所述溝槽的形成工藝包括：在所述襯底表面形成掩膜層，所述 掩膜層暴露出部分襯底表面；以所述掩膜層為掩膜，刻蝕所述襯底，在所述 襯底內形成溝槽。

可選的，所述半導體層的形成工藝為外延沉積工藝，所述外延沉積工藝 以所述掩膜層和所述第一隔離層為掩膜進行；在形成所述半導體層之后，去 除所述掩膜層。

可選的，所述外延沉積工藝包括：溫度為500攝氏度～800攝氏度，氣壓 為1托～100托，工藝氣體包括材料源氣體，所述材料源氣體的流量為1標準 毫升/分鐘～1000標準毫升/分鐘，所述工藝氣體還包括HCl和H₂，所述HCl 的流量為1標準毫升/分鐘～1000標準毫升/分鐘，H₂的流量為0.1標準升/分鐘 ～50標準升/分鐘。

可選的，所述材料源氣體包括硅源氣體、鍺源氣體、硅源氣體和鍺源氣 體、或硅源氣體和碳源氣體。

可選的，所述硅源氣體包括SiH₄、SiH₂Cl₂中的一種或兩種；所述鍺源氣 體包括GeH₄；所述碳源氣體包括CH₄、CH₃Cl或CH₂Cl₂中的一種或多種。

可選的，所述第一隔離層的形成工藝包括：在所述掩膜層表面、以及溝 槽的側壁和底部表面形成第一隔離膜；在所述溝槽內的第一隔離膜表面形成 犧牲層，所述犧牲層的表面低于或齊平于掩膜層上的第一隔離膜表面；以所 述犧牲層為掩膜，刻蝕所述第一隔離膜，直至暴露出掩膜層以及溝槽的部分 側壁表面為止，形成第一隔離層；在刻蝕所述第一隔離膜之后，去除所述犧 牲層。

可選的，所述第一隔離層的形成工藝包括：在所述襯底表面、以及溝槽 的側壁和底部表面形成第一隔離膜；在所述溝槽內的第一隔離膜表面形成犧 牲層，所述犧牲層的材料與第一隔離膜的材料不同，且所述犧牲層的表面低 于或齊平于襯底表面上的第一隔離膜表面；以所述犧牲層為掩膜，刻蝕所述 第一隔離膜，直至暴露出襯底及溝槽的部分側壁表面為止，形成第一隔離層； 在刻蝕所述第一隔離膜之后，去除所述犧牲層。

可選的，位于所述犧牲層底部的部分第一隔離層表面高于、低于或齊平 于所述第一隔離層暴露出的表面。