[發明專利]互連結構及其形成方法

有效

• 申請號: 201410707068.3
• 申請日: 2014-11-27
• 公開（公告）號: CN105633010B
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 周鳴
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 高靜;駱蘇華

本發明提供了一種互連結構及其形成方法?；ミB結構的形成方法包括：在所述襯底上形成絕緣層，在所述絕緣層上形成粘附層，所述粘附層的材料為氧化硅或摻碳的氧化硅，且形成粘附層的溫度在350到400攝氏度的范圍內；在所述粘附層上形成低K介質層。在350到400攝氏度的范圍內形成的粘附層致密度介于低K介質層與絕緣層的致密度之間，與絕緣層的密度較為接近，并且機械強度較好。與現有技術中低K介質層與絕緣層直接接觸相比，本發明在低K介質層與絕緣層之間形成了致密度介于低K介質層與絕緣層的致密度之間的粘附層，使得低K介質層與粘附層之間、粘附層與絕緣層之間分別具有較好的粘附力，提高了互連結構的性能。

技術領域

本發明涉及半導體技術領域，尤其是涉及一種互連結構及其形成方法。

背景技術

現有技術集成電路中的半導體器件越來越密集，實現半導體器件電連接的互連結構也不斷增多，互連結構的電阻(R)及電容(C)產生了越來越明顯的寄生效應，從而容易造成傳輸延遲(RC Delay)及串音(Cross Talk)等問題。

互連結構通常包括采用金屬材料的導電插塞，為了防止金屬擴散至互連結構中其他相鄰的部件，現有技術在各個互連結構的導電插塞處設置擴散阻擋層(Barrier Layer)，用于減少導電插塞中的金屬向周圍部件擴散的問題。

同時，為了降低互連結構中的寄生電容，現有技術中開始使用低介電常數(K)的材料來形成層間介質層(Inter-Layer Dielectric，ILD)，例如：所述低介電常數材料為具有疏松多孔的低K材料或者超低K材料。

為了增強互連結構的絕緣性能，通常在襯底上形成摻氮碳化硅(Nitrogen DopedCarbide，NDC)材料的絕緣層，在絕緣層上形成層間介質層。但是，這種多孔的低K材料或者超低K材料的層間介質層機械強度較差、密度較低，而摻氮碳化硅的絕緣層密度較大，使得絕緣層和層間介質層之間的粘附力較差，并且在絕緣層和層間介質層刻蝕形成通孔的步驟，或是封裝工藝中，采用低K或者超低K材料的互連結構與層間介質層之間還容易產生分層(delamination)，從而影響了互連結構的性能。

發明內容

本發明解決的問題是提供一種互連結構及其形成方法，以提高絕緣層和低K介質層之間的粘附力，進而提高互連結構的性能。

為解決上述問題，本發明互連結構的形成方法包括：

提供襯底；

在所述襯底上形成絕緣層；

在所述絕緣層上形成粘附層，所述粘附層的材料為氧化硅或摻碳的氧化硅，且形成粘附層的溫度在350到400攝氏度的范圍內；

在所述粘附層上形成低K介質層；

對所述低K介質層、粘附層和絕緣層進行刻蝕，在所述低K介質層、粘附層和絕緣層中形成通孔；

在所述通孔中形成導電插塞。

可選的，所述絕緣層的材料為摻氮碳化硅。

可選的，所述粘附層的形成工藝為化學氣相沉積工藝。

可選的，所述粘附層的厚度在20到500埃的范圍內。

可選的，采用正硅酸乙酯和氧氣、硅烷和二氧化碳、或有機硅前驅體和氧氣形成氧化硅的粘附層。

可選的，形成低K介質層的步驟包括：

先在所述粘附層上形成初始介質層，形成初始介質層的過程中，在初始介質層的高度達到第一高度時，通入致孔劑，在第一高度以上的初始介質層中摻雜致孔劑；

對所述初始介質層進行紫外光輻照，去除致孔劑，在所述第一高度以上的初始介質層形成多孔介質層，所述第一高度以下的初始介質層為緩沖介質層，所述緩沖介質層和多孔介質層構成所述低K介質層。