[發明專利]集成電路及其錯誤檢測方法

有效

• 申請號: 201410699404.4
• 申請日: 2014-11-27
• 公開（公告）號: CN105701422B
• 公開（公告）日: 2018-11-09
• 發明（設計）人: 尼爾·塔莎
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G06F21/72
• 分類號: G06F21/72
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 湯在彥

本發明提供了一種集成電路及其錯誤檢測方法。該集成電路包括一時脈樹電路以及一保護電路。該時脈樹電路用以發布一時脈信號至該整個集成電路。該保護電路，依據在該時脈樹電路的多個取樣點所取樣的該時脈信號的一個至多個參考時脈而運作，且用以檢測該時脈樹電路是否發生錯誤，該錯誤反應自該一個至多個所述參考時脈的異常。本發明能夠有效檢測各種時脈樹電路的錯誤攻擊。

技術領域

本發明是有關于數字電子電路，特別是用于保護時脈樹電路發生錯誤的系統及其方法，具體來說就是一種集成電路及其錯誤檢測方法。

背景技術

有許多技術可使用在從安全的電子電路系統中獲取、分析、或提取信息，例如加密電路。一些被稱為錯誤注入的攻擊通常引起電路錯誤(fault)，例如，通過物理接觸或破壞信號線、通過施加高功率雷射或電磁脈沖、或通過在電源或其他外部接口上產生突波(glitch)。上述錯誤可能導致電路輸出敏感信息或是協助攻擊者滲透該電路或其存儲的信息。因此，本發明提出一種集成電路及其錯誤檢測方法。

發明內容

本發明提出一種集成電路及其錯誤檢測方法，解決現有技術中檢測各種時脈樹電路錯誤攻擊靈敏度低的問題。

本發明的一實施例提供一種集成電路。該集成電路包括一時脈樹電路以及一保護電路。該時脈樹電路用以發布一時脈信號至該整個集成電路。該保護電路，依據在該時脈樹電路的多個取樣點所取樣的該時脈信號的一個至多個參考時脈而運作，且用以檢測該時脈樹電路是否發生錯誤，該錯誤反應自該一個至多個所述參考時脈的異常。

在本發明的一些實施例中，該保護電路還包括由多個邏輯級構成的一級聯以及一檢測器。所述邏輯級依據該時脈信號的各別所述參考時脈而運作。該檢測器通過驗證該級聯的一輸出是否偏離一期望值，以檢測該時脈樹電路是否發生錯誤。在本發明的一實施例中，每一所述邏輯級包括對應的一正反器(Flip-Flops；FFs)。在本發明的另一實施例中，該級聯用以輸出邏輯值的交替形態(pattern)，且該檢測器驗證該級聯的該輸出是否偏離該交替形態。

在本發明的一實施例中，在初始化該級聯之后的一預定的時間間隔內，該檢測器停止驗證該級聯的該輸出是否偏離。在本發明的一可替換實施例中，保護電路用以初始化該級聯的所述邏輯級以產生該期望值。在一些實施例中，該保護電路檢測到該時脈樹電路發生錯誤時，發出警告或動作。

本發明的一實施例提供一種集成電路錯誤檢測方法。該集成電路錯誤檢測方法包括：通過一時脈樹電路發布一時脈信號至整個集成電路；分別在該時脈樹電路的一個或多個取樣點取樣得到對應的該時脈信號的一個至多個參考時脈；通過該時脈信號的一個至多個所述參考時脈運作一保護電路；以及通過該保護電路檢測該時脈樹電路是否發生錯誤，該錯誤反應該時脈信號的一個至多個所述參考時脈的異常。

本發明提出一種集成電路及其錯誤檢測方法，錯誤檢測方法在檢測各種時脈樹電路錯誤攻擊上是非常有效且靈敏的，保護電路具有面積小且容易實現的特點。

附圖說明

圖1顯示依據本發明的一實施例所實現的具有保護電路的一集成電路20的電路圖。

圖2顯示依據本發明的一實施例所實現用于時脈樹電路錯誤保護的方法的流程圖。

符號說明：

20～集成電路；

24～時脈樹電路；

28～時脈信號源；

32～導線；

36～主動元件；

40～功能硬件；

44～移位暫存器；

48～檢測器；

52～正反器；