[發明專利]成像器件

在審

• 申請號: 201410691502.3
• 申請日: 2014-11-25
• 公開（公告）號: CN104660928A
• 公開（公告）日: 2015-05-27
• 發明（設計）人: 鈴木淳史;相原康敏
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H04N5/374
• 分類號: H04N5/374;H04N5/3745;H04N5/378;H01L27/146
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 李蘭;孫志湧

1.一種成像器件，包括：

在行方向和列方向上布置的多個像素電路；以及

在行方向上布置并且在列方向上延伸的多個存儲電容線，

其中，所述存儲電容線耦合至在相同列中布置的所述像素電路，并且

其中，所述像素電路包括：

第一光電轉換元件，所述第一光電轉換元件可操作用于存儲由于經受光而產生的電荷；

浮置擴散，存儲在所述第一光電轉換元件中的電荷被傳輸到所述浮置擴散；以及

第一開關晶體管，所述第一開關晶體管可操作用于耦合所述浮置擴散和所述存儲電容線。

2.根據權利要求1所述的成像器件，進一步包括：

在行方向上布置并且在列方向上延伸的多個垂直信號線，

其中，所述垂直信號線耦合至在相同列中布置的所述像素電路，并且

其中，所述像素電路進一步包括：

放大晶體管，所述放大晶體管可操作用于放大并且輸出所述浮置擴散的電壓；以及

選擇晶體管，所述選擇晶體管可操作用于將所述放大晶體管耦合至所述垂直信號線。

3.根據權利要求2所述的成像器件，

其中，在下述選擇的行中，所述第一開關晶體管被設定為導通態，其中在所述選擇的行布置有具有被設定為導通態的所述選擇晶體管的所述像素電路，并且

其中，在下述非選擇的行中，所述第一開關晶體管被設定為非導通態，其中在所述非選擇的行布置有具有被設定為非導通態的所述選擇晶體管的所述像素電路。

4.根據權利要求3所述的成像器件，

其中，所述像素電路進一步包括：

第一復位晶體管，所述第一復位晶體管具有耦合至電源線的源極和耦合至所述浮置擴散的漏極，并且

其中，所述第一復位晶體管執行復位以放電存儲在所述浮置擴散和所述存儲電容線中的至少一個中的電荷。

5.根據權利要求3所述的成像器件，

其中，所述像素電路進一步包括：

第二復位晶體管，所述第二復位晶體管具有耦合至所述電源線的源極和耦合至所述存儲電容線的漏極，并且

其中，所述第二復位晶體管放電存儲在所述浮置擴散和所述存儲電容線中的至少一個中的電荷。

6.根據權利要求3所述的成像器件，

其中，所述像素電路進一步包括：

第二光電轉換元件，所述第二光電轉換元件可操作用于存儲由于經受光而產生的電荷；

第一傳輸晶體管，所述第一傳輸晶體管可操作用于將存儲在所述第一光電轉換元件中的電荷傳輸至所述浮置擴散；以及

第二傳輸晶體管，所述第二傳輸晶體管可操作用于將存儲在所述第二光電轉換元件中的電荷傳輸至所述浮置擴散。

7.根據權利要求3所述的成像器件，

其中，所述存儲電容線由在列方向上布置的多個單元存儲電容線構造，

其中，所述像素電路進一步包括：

第二開關晶體管，

其中，所述第一開關晶體管將所述浮置擴散耦合至所述單元存儲電容線，并且

其中，所述第二開關晶體管串聯耦合所述單元存儲電容線。

8.根據權利要求7所述的成像器件，

其中，在所述選擇的行布置的所述像素電路中以及在鄰近所述選擇的行的非選擇的行布置的所述像素電路中，所述第二開關晶體管被設定為導通態。

9.根據權利要求7所述的成像器件，進一步包括：

第三復位晶體管，

其中，所述第三復位晶體管耦合至布置在列方向的端部的所述單元存儲電容線，并且執行復位以放電在列方向上布置的所述單元存儲電容線中存儲的電荷。

10.根據權利要求4所述的成像器件，

其中，所述放大晶體管通過放大已經和所述存儲電容線一起被執行了復位的所述浮置擴散的電壓，來將高照度復位噪聲輸出至所述垂直信號線；通過放大在復位之后與所述存儲電容線分離的所述浮置擴散的電壓，來將低照度復位噪聲輸出至所述垂直信號線；隨后，通過放大存儲在所述第一光電轉換元件中的電荷被傳輸到的所述浮置擴散的電壓，來將低照度混合信號輸出至所述垂直信號線；并且隨后，通過放大耦合至所述存儲電容線的所述浮置擴散的電壓，來將高照度混合信號輸出至所述垂直信號線。