[發明專利]低成本電子抹除式可復寫只讀存儲器數組的操作方法

有效

• 申請號: 201410689750.4
• 申請日: 2014-11-25
• 公開（公告）號: CN105702290B
• 公開（公告）日: 2019-08-30
• 發明（設計）人: 林信章;黃文謙;范雅婷;葉仰森;吳政穎
• 申請（專利權）人: 億而得微電子股份有限公司
• 主分類號: G11C16/14
• 分類號: G11C16/14
• 代理公司: 北京科龍寰宇知識產權代理有限責任公司 11139
• 代理人: 孫皓晨

技術領域

本發明是有關一種內存數組，特別是關于一種低成本電子抹除式可復寫只讀存 儲器(EEPROM)數組的操作方法。

背景技術

按，互補式金屬氧化半導體(ComplementaryMetalOxideSemiconductor，CMOS) 制程技術已成為特殊應用集成電路(applicationspecificintegratedcircuit，ASIC)的常 用制造方法。在計算機信息產品發達的今天，閃存(Flash)與電子式可清除程序化 只讀存儲器(ElectricallyErasableProgrammableReadOnlyMemory，EEPROM)由于 皆具備有電性編寫和抹除數據的非揮發性內存功能，且在電源關掉后數據不會消 失，所以被廣泛使用于電子產品上。

非揮發性內存是可程序化的，其用以儲存電荷以改變內存的晶體管的閘極電 壓，或不儲存電荷以留下原內存的晶體管的閘極電壓。抹除操作則是將儲存在非揮 發性內存中的電荷移除，使得非揮發性內存回到原內存的晶體管的閘極電壓。對于 目前的閃存架構而言，雖然面積較小，成本較低，但只支持大區塊的抹寫，無法只 對特定的一位記憶晶胞進行抹寫，在使用上較不方便；另外對于電子式可清除程序 化只讀存儲器的架構而言，具有字節寫入(bytewrite)的功能，相對閃存而言使用較 方便，且其一位記憶晶胞電路圖、及記憶晶胞結構剖視圖，分別如圖1、圖2所示。 每一記憶晶胞包含二晶體管：一記憶晶體管10、一選擇晶體管12與一電容結構13， 電容結構13設于記憶晶體管10的上方，以作為一多晶硅記憶晶胞，由于這樣的結 構，造成面積比閃存大，且在進行位抹除時，往往需要將未選到的位置以晶體管加 以隔離，進而提高成本需求。

因此，本案申請人針對上述先前技術的缺陷，特別研發一種低成本電子抹除式 可復寫只讀存儲器數組，并進而提出基于此架構的低電流低電壓的操作方法，可同 時復寫大量記憶晶胞。

發明內容

本發明的主要目的在于提供一種低成本電子抹除式可復寫只讀存儲器 (EEPROM)數組的操作方法，乃于具有小面積與低成本的電子抹除式可復寫只讀存 儲器架構下，利用特殊的偏壓方式，達成大量記憶晶胞寫入及抹除的功能。

為達上述目的，本發明提供一種低成本電子抹除式可復寫只讀存儲器數組的操 作方法，應用于低成本電子抹除式可復寫只讀存儲器數組，此低成本電子抹除式可 復寫只讀存儲器數組包含多條平行的位線，其區分為多組位線，此多組位線包含一 第一組位線，位線與多條平行的字線互相垂直，且字線包含一第一字線、第二字線， 并與多條平行的共源線互相平行，共源線包含一第一共源線。另有多個子內存數組， 每一子內存數組連接一組位線、二字線與一共源線，每一子內存數組包含一第一記 憶晶胞、第二記憶晶胞，第一記憶晶胞連接第一組位線、第一共源線與第一字線， 第二記憶晶胞連接第一組位線、第一共源線與第二字線，第一記憶晶胞、第二記憶 晶胞互相對稱配置，并分別位于第一共源線的相異兩側。

其中，第一記憶晶胞、第二記憶晶胞皆包含位于P型基板或P型井區中的N 型場效晶體管，且第一記憶晶胞、第二記憶晶胞皆作為操作記憶晶胞，則在選取所 有操作記憶晶胞進行操作時，乃藉由于所有操作記憶晶胞連接的P型基板或P型井 區施加基底電壓V_sub，且于所有操作記憶晶胞連接的位線、字線、共源線分別施加 位電壓V_b、字電壓V_w、共源電壓V_s，來進行寫入或抹除。其中，于寫入時，使滿 足V_sub＝接地，V_s＝V_b＝0，且V_w＝高壓(HV)的條件；于抹除時，使滿足V_sub＝ 接地，Vs＝V_b＝高壓，且V_w＝浮接(即懸空)的條件。

在本發明的一個實施例中，該第一組位線包含一該位線，其連接該第一記憶晶 胞、該第二記憶晶胞。

在本發明的一個實施例中，該第一組位線包含二該位線，其分別連接該第一記 憶晶胞、該第二記憶晶胞。

在本發明的一個實施例中，相鄰二該子內存數組中，二該第二記憶晶胞彼此相 鄰且連接同一該位線，以共享同一接點。