[發明專利]靜態隨機存取存儲器及其操作方法

有效

• 申請號: 201410677446.8
• 申請日: 2014-11-21
• 公開（公告）號: CN105654984B
• 公開（公告）日: 2018-06-05
• 發明（設計）人: 連南鈞
• 申請（專利權）人: 円星科技股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京奉思知識產權代理有限公司 11464
• 代理人: 吳立;鄒軼鮫

本發明是有關于一種靜態隨機存取存儲器，包含電壓產生器，其接收正電源電壓以可控產生第一電源電壓，其在特定期間具高于保持電壓的降低位準。第一反相器與第二反相器各連接于第一電源電壓與第二電源電壓之間。第一反相器與第二反相器交叉耦接，且第一反相器與第二反相器的輸出節點作為位元節點對。本發明提出的一種靜態隨機存取存儲器，具有增強寫入裕度或/且較低的最低電源電壓Vmin，并提供負位線電壓，以增強可寫性(writability)，且提供電源電壓降，有助于位元節點處的放電。

技術領域

本發明是有關于一種靜態隨機存取存儲器(SRAM)，特別是當縮減電源電壓時，具增強寫入裕度(margin)的靜態隨機存取存儲器。

背景技術

靜態隨機存取存儲器為一種半導體存儲器裝置，其使用鎖存器(latch)以儲存位元信息，而不需像動態隨機存取存儲器(DRAM)般周期地進行再新(refresh)。典型的靜態隨機存取存儲器是由六個晶體管(6-T)組成，然而也可使用較多晶體管(例如8-T)或者較少晶體管(例如4-T)。靜態隨機存取晶體管的儲存單元(cell)通常排列成列與行的數組形式。字線連接并選擇同一列的靜態隨機存取存儲器的儲存單元。位線對(pair)連接同一行的靜態隨機存取存儲器的儲存單元，借以讀取或寫入位元信息。

當集成電路縮減時，其電源電壓也會跟著縮減。然而為避免因雜訊造成的讀取錯誤，需增加靜態隨機存取存儲器的儲存單元的讀取裕度(margin)，因此需要盡可能保持高的電源電壓。鑒于此，一些機制被提出以探求當縮減電源電壓時更低的可靠讀取與寫入操作所需的最低電源電壓Vmin。

傳統靜態隨機存取存儲器會受到半選擇干擾(half-select disturb)現象的影響，其是指當儲存單元被選到時，同列的相鄰儲存單元也會同時受到字線的開啟，因而造成相鄰儲存單元的有害放電。再者，當儲存單元被選到并讀取時，存取晶體管與下拉(pull-down)晶體管形成的分壓器會產生有害的讀取干擾電壓。

傳統靜態隨機存取存儲器的字線升壓(boosting)機制，其升高字線電壓位準，以提供較大放電電流。然而，字線升壓機制在低壓操作時，會造成低金屬氧化物半導體(MOS)電容值，限制字線的相應儲存單元數目，且造成半選擇干擾。

由于傳統靜態隨機存取存儲器裝置當縮減電源電壓時易造成錯誤，因此亟需提出一種新穎的靜態隨機存取存儲器，用以保持或甚至增強讀取/寫入裕度。

有鑒于上述現有的靜態隨機存取存儲器存在的缺陷，本發明人基于從事此類產品設計制造多年豐富的實務經驗及專業知識，并配合學理的運用，積極加以研究創新，以期創設一種新的靜態隨機存取存儲器，能夠改進一般現有的靜態隨機存取存儲器，使其更具有實用性。經過不斷的研究、設計，并經過反復試作樣品及改進后，終于創設出確具實用價值的本發明。

發明內容

本發明的目的在于提出一種靜態隨機存取存儲器，其具有增強寫入裕度或/且較低的最低電源電壓Vmin。在一實施例中，靜態隨機存取存儲器提供負位線電壓，以增強可寫性(writability)，且提供電源電壓降，有助于位元節點處的放電。

本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發明提出的一種靜態隨機存取存儲器，包含：

電壓產生器，接收正電源電壓以可控產生第一電源電壓，其中該第一電源電壓在特定期間具高于保持電壓的降低位準；

第一反相器，連接于該第一電源電壓與第二電源電壓之間；及

第二反相器，連接于該第一電源電壓與該第二電源電壓之間；

其中該第一反相器與該第二反相器交叉耦接，且該第一反相器與該第二反相器的輸出節點作為位元節點對。

本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。