[發明專利]半導體封裝體

有效

• 申請號: 201410646081.2
• 申請日: 2014-11-14
• 公開（公告）號: CN105226034B
• 公開（公告）日: 2019-04-05
• 發明（設計）人: 孔奎奉;羅光振
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;周曉雨

一種半導體封裝體可以包括第一裸片和與第一裸片相鄰設置的第二裸片。半導體封裝體可以包括被配置用于接收和輸出數據掩蔽地址的多個焊盤。半導體封裝體可以包括映射塊，其被配置成響應于接收到的地址，在第一裸片、第二裸片和所述多個焊盤之中映射數據掩蔽信號。

相關申請的交叉引用

本申請要求2014年6月26日向韓國知識產權局提交的申請號為10-2014-0078887的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

各種實施例總體而言涉及一種半導體封裝體，更具體而言，涉及即使改變封裝體的設計也允許保持相同的數據掩蔽地址映射的技術。

背景技術

半導體存儲器件不斷被開發以提高其集成度和操作速度。為了提高操作速度，已經使用了能夠與從存儲芯片的外部提供的時鐘同步操作的所謂的同步存儲器件。

首先使用的是SDR(單數據速率)同步存儲器件。SDR同步存儲器件可以與時鐘的上升沿同步地在時鐘的一個周期內通過一個數據引腳來輸入和輸出一個數據量。時鐘可以從存儲器件的外部提供。

然而，SDR同步存儲器件不能滿足需要高速操作的系統的速度。因此，可以使用DDR(雙數據速率)同步存儲器件來在每一個時鐘周期處理兩個數據量。

在DDR同步存儲器件中，與時鐘的上升沿和下降沿同步地經由每個數據輸入/輸出引腳連續地輸入和輸出兩個數據量。時鐘信號可以從DDR同步存儲器件的外部輸入。因此，可以實現現有SDR同步存儲器件的至少兩倍寬的帶寬，而不增加時鐘的頻率。因而，可以相應地實現高速操作。

半導體器件可以被設計為功耗更小。可以通過將數據模式信息信號定義成規格來使用數據模式信息信號。

具體地，正在設計不僅能在外部時鐘的上升沿接收地址、而且還能在外部時鐘的下降沿接收地址的高速操作存儲器，例如，圖形雙數據速率版本5(GDDR5)。由于可以每一個周期接收地址兩次，所以地址引腳的數目與現有半導體存儲器件相比減少。另外，可以將額外數目的引腳與電源電壓或接地電壓連接以提高半導體存儲器件的操作速度。

在諸如動態隨機存取存儲器(DRAM)的半導體存儲器件中，為了實現單位面積的更大容量，層疊多個半導體芯片(或裸片)然后封裝。

僅封裝有一個半導體芯片的半導體存儲器件被稱作為單裸片封裝體(SDP)。層疊并封裝有兩個半導體芯片的半導體存儲器件被稱作為雙裸片封裝體(DDP)。層疊并封裝有四個半導體芯片的半導體存儲器件被稱作為四裸片封裝體(QDP)。

根據每個器件固有的規格，半導體存儲器件可以具有用于接收數據掩蔽信息的數據掩蔽引腳，或者可以經由地址引腳來接收數據掩蔽信息。

在兩個裸片被封裝在一起的雙裸片封裝體(DDP)的情況下，與單裸片封裝體(SDP)相比較時數據掩蔽映射不同。

換言之，在雙裸片封裝體中，兩個裸片共享地址命令引腳，但是各個裸片的存儲核心區域單獨地操作。

發明內容

在一個實施例中，一種半導體封裝體可以包括：第一裸片、與第一裸片相鄰設置的第二裸片、以及輸入和輸出數據掩蔽地址的多個焊盤。半導體封裝體還可以包括映射塊，其被配置成根據輸入的地址，在第一裸片、第二裸片和所述多個焊盤之中映射數據掩蔽信號。

附圖說明

圖1是說明根據一個實施例的半導體封裝體的配置的代表實例的圖。

圖2是表示圖1中所示的用于映射封裝體的映射塊的詳細配置圖。

圖3說明利用根據以上結合圖1至圖2所討論的實施例的半導體封裝體的系統的代表實例的框圖。

具體實施方式