[發明專利]形成FinFET裝置上的替代柵極結構及鰭片的方法以及裝置

在審

• 申請號: 201410645145.7
• 申請日: 2014-11-12
• 公開（公告）號: CN104637819A
• 公開（公告）日: 2015-05-20
• 發明（設計）人: 謝瑞龍;A·P·雅各布
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種形成FinFET裝置的方法，包括：

在半導體材料層上方形成圖案化硬掩膜，該圖案化硬掩膜具有與將要在該半導體材料層中形成的鰭片結構對應的圖案；

在該圖案化硬掩膜及該半導體材料層上方形成犧牲柵極結構；

在形成該犧牲柵極結構以后，鄰近該犧牲柵極結構形成第一側間隙壁；

鄰近該第一側間隙壁形成絕緣材料層；

執行至少一第一蝕刻制程以移除該第一側間隙壁，從而在該絕緣材料層與該犧牲柵極結構之間定義間隙壁開口；

使用絕緣材料基本填充至少該間隙壁開口，以在該間隙壁開口中定義至少第二側間隙壁；

執行至少一第二蝕刻制程以移除該犧牲柵極結構，從而定義位于該第二側間隙壁之間的替代柵極開口；

通過該替代柵極開口執行至少一蝕刻制程，以通過將該替代柵極開口內暴露的該圖案化硬掩膜用作蝕刻掩膜而在該半導體材料層中定義該鰭片結構；以及

圍繞該鰭片結構的至少部分在該替代柵極開口中形成替代柵極結構。

2.如權利要求1所述的方法，其中，該半導體材料是SOI(絕緣體上硅)襯底的主動層。

3.如權利要求1所述的方法，其中，該半導體材料是形成于硅/鍺(Si_xGe_1-x)層上的硅層。

4.如權利要求1所述的方法，其中，該替代柵極結構包括包含高k絕緣材料的柵極絕緣層以及包含至少一金屬層的柵極電極。

5.如權利要求1所述的方法，其中，使用絕緣材料基本填充至少該間隙壁開口包括執行原子層沉積制程，以使用氮化硅或低k絕緣材料的絕緣材料基本填充至少該間隙壁開口，接著在該絕緣材料上執行等向性回蝕刻制程。

6.一種形成FinFET裝置的方法，包括：

在半導體襯底上形成第一外延半導體材料層；

在該第一外延半導體材料層上形成第二外延半導體材料層，相對該襯底及該第二外延半導體材料層，該第一外延半導體材料層可選擇性蝕刻；

在該第二外延半導體材料層上方形成圖案化硬掩膜，該圖案化硬掩膜具有與將要在該第二外延半導體材料層中形成的鰭片結構對應的圖案；

在該圖案化硬掩膜及該第二外延半導體材料層上方形成犧牲柵極結構；

在形成該犧牲柵極結構以后，鄰近該犧牲柵極結構形成第一側間隙壁；

鄰近該第一側間隙壁形成絕緣材料層；

執行至少一第一蝕刻制程以移除該第一側間隙壁，從而在該絕緣材料層與該犧牲柵極結構之間定義間隙壁開口，以暴露該第二外延半導體材料層的上表面；

通過該間隙壁開口執行至少一第二蝕刻制程，以移除位于該間隙壁開口下方的區域中的該第一外延半導體材料層的至少部分，從而定義垂直位于該襯底與該第二外延半導體材料層之間的空間；

基本填充至少該間隙壁開口及該空間，以在該間隙壁開口中定義至少第二側間隙壁；

執行至少一第三蝕刻制程以移除該犧牲柵極結構，從而定義位于該第二側間隙壁之間的替代柵極開口；

通過該替代柵極開口執行至少一第四蝕刻制程，以通過將該替代柵極開口內暴露的該圖案化硬掩膜用作蝕刻掩膜而在該第二外延半導體材料層中定義該鰭片結構；以及

圍繞該鰭片結構的至少部分在該替代柵極開口中形成替代柵極結構。

7.如權利要求6所述的方法，其中，該襯底為硅，該第一外延半導體材料層為硅/鍺(Si_xGe_1-x)，以及該第二外延半導體材料層為硅。

8.如權利要求6所述的方法，其中，該替代柵極結構包括包含高k絕緣材料的柵極絕緣層以及包含至少一金屬層的柵極電極。

9.如權利要求6所述的方法，其中，基本填充至少該間隙壁開口以及該第二外延半導體材料層與該襯底之間的該空間包括執行原子層沉積制程，以使用由氮化硅或低k絕緣材料制成的絕緣材料基本填充至少該間隙壁開口以及該第二外延半導體材料層與該襯底之間的該空間，接著在該絕緣材料上執行等向性回蝕刻制程。