[發明專利]數字電壓斜坡發生器

有效

• 申請號: 201410642308.6
• 申請日: 2014-09-26
• 公開（公告）號: CN104601148B
• 公開（公告）日: 2018-10-26
• 發明（設計）人: H·拉克達瓦拉;E·戈多;O·德加尼;A·拉維;T·W·布朗
• 申請（專利權）人: 英特爾公司
• 主分類號: H03K4/00
• 分類號: H03K4/00
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 謝攀;馬永利

本發明涉及數字電壓斜坡發生器。根據一些實施例，全數字斜坡發生器可以使用一串串聯連接的延遲或基于數字到時間的電路來執行電壓斜坡生成。因此，在一些實施例中，可以代替傳統的運算放大器電路和弛張振蕩器來生成用于DC到DC或直接時基DC到DC轉換器的三角斜坡波形。延遲線的使用對于許多應用可以產生足夠的分辨率。因此，在一些實施例中，時域技術可以提供更為數字的方法，該方法隨處理技術而縮放并允許高速操作。基于逆變器和電容器的使用的設計可以隨處理技術而縮放。在一些實施例中，解碼器和驅動邏輯可以集成在電壓斜坡生成中。

背景技術

這大體上涉及電壓斜坡的生成。

電壓斜坡簡單來說是在諸如生成脈沖寬度調制(PWM)信號之類的許多應用中有用的三角波形。脈沖寬度調制信號應用于包括功率管理和顯示的廣泛多樣的應用中。

傳統地，用于脈沖寬度調制信號的斜坡發生器采用電流源積分器。電流源積分器通常涉及使用具有校準值的模擬組件。此外，傳統解決方案采用基于電流源、梯形電阻器等等的電壓域轉換器數模轉換器。在這種情況下，斜坡的速度受限于解碼器而且當生成很多位時很復雜。

附圖說明

參考下面的附圖對一些實施例進行描述。

圖1是一個實施例的示意圖。

圖2是根據一個實施例的內插(interpolated)低等待時間延遲線或環形振蕩器的示意圖。

圖3示出了斜坡發生器的另一個實施例。

圖4示出了斜坡發生器的另一個實施例。

圖5包括根據一個實施例的通過如圖4所示的斜坡發生器在不同位置產生的波形。

圖6是一個實施例的部分示意圖。

圖7是斜坡發生器的另一個實施例的示意圖。

圖8示出了根據一個實施例的開關DC到DC轉換器。

圖9示出了根據一個實施例的用于全數字DC到DC轉換器或數字到時間轉換中的波形。

圖10是根據一個實施例的用于數字到時間轉換器或數字DC到DC轉換器的數字斜坡發生器的電路圖。

圖11示出了根據一個實施例的模數轉換器。

圖12示出了根據一個實施例的發射器。

圖13是一個實施例的系統圖。

圖14是一個實施例的透視圖。

具體實施方式

根據一些實施例，全數字斜坡發生器可以采用一串串聯連接的延遲或基于數字到時間的電路來執行電壓斜坡生成。因此，在一些實施例中，可以替換傳統的運算放大器電路和張弛振蕩器以生成用于DC到DC或直接時基DC到DC轉換器的三角斜坡波形。對于許多應用，采用延遲線可以產生足夠的分辨率。因此，在一些實施例中，時域技術可以提供更為數字的方法，該方法隨處理技術而縮放并允許高速操作。基于逆變器和電容器的使用的設計可以隨處理技術而縮放。在一些實施例中，解碼器和驅動邏輯電路可以集成在電壓斜坡生成中。

圖1中，是根據一個實施例的電壓斜坡發生器的示意圖，其可以包括內插低等待時間延遲線或環形振蕩器。無內插的延遲線提供整數門延遲(gatedelay)。利用內插，延遲線可以提供分數門延遲。由于只用于內插低等待時間延遲線而沒有用于環形振蕩器的實施例，所以時鐘輸入以虛線示出。延遲線或環形振蕩器10耦合到由一排并聯電容器44構成的電容器加法網絡42，其輸出產生斜坡發生器的輸出V_out，典型地為三角斜坡信號。