[發明專利]一種高性能收發信機系統

在審

• 申請號: 201410618888.5
• 申請日: 2014-11-06
• 公開（公告）號: CN105634526A
• 公開（公告）日: 2016-06-01
• 發明（設計）人: 李曉波
• 申請（專利權）人: 李曉波
• 主分類號: H04B1/38
• 分類號: H04B1/38
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于射頻收發機通信領域，具體地涉及一種高性能收發信機系統。

背景技術

PXI是PCI在儀器領域的擴展（PCIExtensionforInstrumentation），其技術規范是NI公司于1997年9月1日推出的，現已有60多家聯盟。PCI局部總線可以在33MHZ和32位數據通路的條件下達到峰值132Mb/s的帶寬，在66MHZ和64位數據通路的條件下達到峰值528Mb/s的帶寬。在該系統中射頻前端需要支持TD-SCDMA，WCDMA和GSM等多種制式，而不同制式下的采樣率，工作頻率，功率控制，信號濾波，內插，抽取等工作模式和參數都是變化的，單個程序支持所有的功能，會耗費極大的邏輯資源，必須要采用資源非常豐富的FPGA芯片，成本極高。考慮到不同模式并不需要同時工作，沒有必要集成到一個程序中，浪費寶貴的硬件資源。

發明內容

本發明就是針對上述問題，彌補現有技術的不足，提供一種高性能收發信機系統；本發明提出了不同的模式編寫不同的程序，通過上位機的控制來選擇下載不同模式的程序到FPGA中，這樣既實現了多制式的支持，而且極大的降低了對芯片邏輯資源的消耗，降低了實現成本。

為實現本發明的上述目的，本發明采用如下技術方案。

本發明一種高性能收發信機系統，包括PXI背板機箱、主控PC系統、GPIB卡、基帶板BBU、射頻系統邏輯控制數字板；所述PXI背板機箱與所述主控PC系統連接相互通信，所述PXI背板機箱與所述GPIB卡相互連接通信，所述PXI背板機箱與所述基帶板BBU相互連接通信，所述PXI背板機箱與所述射頻系統邏輯控制數字板相互連接通信；所述射頻系統邏輯控制數字板的一端與所述基帶板BBU相互連接，所述射頻系統邏輯控制數字板的另一端與射頻通路板相互連接；所述射頻通路板的另一端再與寬帶頻率綜合器相連接；所述主控PC系統還與人機界面模塊通過RS485總線相互連接。

作為本發明的一種優選方案，所述PXI背板機箱分別與主控PC系統、GPIB卡、基帶板BBU、射頻系統邏輯控制數字板之間通過PCI總線進行連接通信。

進一步地，所述PCI總線接口是通過兩塊FPGA芯片實現。

作為本發明的另一種優選方案，所述射頻系統邏輯控制數字板采用以芯片RFV5SX35T為核心的控制電路。

另外，本發明采用RF3S400A芯片實現PCI總線接口功能和動態下載RFV5SX35T芯片功能。

本發明的有益效果是。

本發明一種高性能收發信機系統富有創新性地提供了在高性能收發機中以FPGA可編程邏輯器件為核心的邏輯控制部分的設計與實現。其中本發明基于PCI總線接口的動態下載功能，大量地節約了硬件資源和提高了設計的靈活性，使得多制式的方案能在單芯片中實現；基于Aurora協議的高速串行接口模塊，能夠達到吉比特的速率，適用于高速通信的應用。該套射頻前端的邏輯控制反案，以極少的硬件成本成功地完成了高性能的收發機的需求，具有廣泛的參考價值。

本發明基于PXI模塊化結構的射頻收發機通信系統提出了不同的模式編寫不同的程序，通過主控PC系統和人機界面模塊的控制來選擇下載不同模式的程序到FPGA中，這樣既實現了多制式的支持，而且極大的降低了對芯片邏輯資源的消耗，降低了實現成本。

附圖說明

圖1是本發明基于PXI總線的高性能收發信機系統結構連接框圖。

圖2是本發明射頻系統邏輯控制數字板的結構框圖。

具體實施方式

如圖1所示，為本發明基于PXI總線的高性能收發信機系統結構連接框圖。圖中，包括PXI背板機箱、主控PC系統、GPIB卡、基帶板BBU、射頻系統邏輯控制數字板；所述PXI背板機箱與所述主控PC系統連接相互通信，所述PXI背板機箱與所述GPIB卡相互連接通信，所述PXI背板機箱與所述基帶板BBU相互連接通信，所述PXI背板機箱與所述射頻系統邏輯控制數字板相互連接通信；所述射頻系統邏輯控制數字板的一端與所述基帶板BBU相互連接，所述射頻系統邏輯控制數字板的另一端與射頻通路板相互連接；所述射頻通路板的另一端再與寬帶頻率綜合器相連接；所述主控PC系統還與人機界面模塊通過RS485總線相互連接。