[發明專利]自適應輸入輸出電路及其芯片

有效

• 申請號: 201410573403.5
• 申請日: 2014-10-23
• 公開（公告）號: CN104300960B
• 公開（公告）日: 2017-08-29
• 發明（設計）人: 王釗
• 申請（專利權）人: 無錫中感微電子股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 無錫互維知識產權代理有限公司32236
• 代理人: 龐聰雅

1.一種自適應輸入輸出電路，其特征在于，其包括輸入輸出模塊、電平檢測電路和可調節電源電路，

所述輸入輸出模塊包括電源端和第一連接端，所述第一連接端與一個管腳PAD相連，所述電源端與可調節電源電路的輸出端相連；

所述電平檢測電路的輸入端與所述管腳PAD相連，其輸出端與所述可調節電源電路的輸入端相連，所述電平檢測電路用于檢測另一芯片輸出給所述管腳PAD上的數據信號的高電平電壓，并通過其輸出端輸出該管腳PAD的高電平電壓；

所述可調節電源電路基于所述電平檢測電路輸出的高電平電壓對其輸出的電源電壓進行調整，以產生與該高電平電壓一致的電源電壓，并將該電源電壓提供給所述輸入輸出模塊的電源端。

2.根據權利要求1所述的自適應輸入輸出電路，其特征在于，所述輸入輸出模塊還包括控制端、第二連接端、第三連接端、輸入電路和輸出電路，

所述控制端與控制信號OEN相連，所述輸入輸出模塊基于該控制信號OEN使所述輸入電路工作或使所述輸出電路工作；

所述第一連接端作為所述輸入電路的輸入端或者所述輸出電路的輸出端；所述第二連接端作為所述輸出電路的輸入端，所述第三連接端作為所述輸入電路的輸出端。

3.根據權利要求2所述的自適應輸入輸出電路，其特征在于，其位于第一芯片中，所述管腳PAD為該第一芯片中的一個管腳，第一芯片的所述管腳PAD與第二芯片的輸入輸出電路的管腳相連，

第一芯片中的所述輸入輸出模塊的輸入電路用于經所述管腳PAD接收所述第二芯片的輸入輸出電路的輸出電路輸出的數據信號；第一芯片中的所述輸入輸出模塊的輸出電路用于經所述管腳PAD向所述第二芯片的輸入輸出電路的輸入電路發送數據信號。

4.根據權利要求2所述的自適應輸入輸出電路，其特征在于，

所述輸入電路包括PMOS晶體管MPB1和NMOS晶體管MNB1，PMOS晶體管MPB1的源極接所述輸入輸出模塊的電源端，PMOS晶體管MPB1的漏極與NMOS晶體管MNB1的漏極相連，并作為所述輸入電路的輸出端；PMOS晶體管MPB1的柵極與NMOS晶體管MNB1的柵極相連，并作為所述輸入電路的輸入端，NMOS晶體管MNB1的源極與接地端相連，

所述輸出電路包括PMOS晶體管MPA1、MPA2，以及NMOS晶體管MNA1、MNA2，PMOS晶體管MPA1的源極接輸入輸出模塊的電源端，漏極與PMOS晶體管MPA2的源極相連，柵極與NMOS晶體管MNA1的柵極相連作為輸出電路的輸入端；PMOS晶體管MPA2的漏極與NMOS晶體管MNA2的漏極相連，并作為輸出電路的輸出端，柵極與控制信號OEN的反相信號相連；NMOS晶體管MNA2的柵極與控制信號OEN相連，源極與NMOS晶體管MNA1的漏極相連，NMOS晶體管MNA1的源極與接地端相連。

5.根據權利要求2所述的自適應輸入輸出電路，其特征在于，

所述電平檢測電路還包括與控制信號OEN相連的使能端，當控制信號OEN為第一邏輯電平時，其使所述輸入輸出模塊的輸入電路工作且輸出電路不工作，其使能所述電平檢測電路工作；當控制信號OEN為第二邏輯電平時，其使所述輸入輸出模塊的輸入電路不工作且輸出電路工作，其使能所述電平檢測電路不工作。

6.根據權利要求5所述的自適應輸入輸出電路，其特征在于，

所述電平檢測電路包括第一開關、第二開關、電容、模數轉換器、施密特觸發器和上升沿脈沖產生器，

其中，第一開關和電容依次串聯于所述管腳PAD和地節點GND之間；第二開關的兩個連接端分別與所述管腳PAD和施密特觸發器的輸入端相連，第二開關的控制端與控制信號OEN相連，當控制信號OEN為第一邏輯電平時，第二開關導通，當控制信號OEN為第二邏輯電平時，第二開關截止；施密特觸發器的輸出端與上升沿脈沖產生器的輸入端相連，上升沿脈沖產生器的輸出端與第一開關的控制端相連；第一開關和電容之間的連接節點與模數轉換器的輸入端相連，模數轉換器的輸出端作為該電平檢測電路的輸出端。