[發明專利]半導體元件及其制作方法

有效

• 申請號: 201410561454.6
• 申請日: 2014-10-21
• 公開（公告）號: CN105529298B
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 呂信誼;王鎮和
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種制作半導體元件的方法，包含：

提供一基底，且該基底具有一介電層；

形成一鋁金屬層于該介電層上；

形成一鉑金屬層于該鋁金屬層上；

以該鋁金屬層作為蝕刻停止層進行一第一蝕刻制作工藝，去除部分該鉑金屬層及部分該鋁金屬層以形成一圖案化的鉑金屬層；以及

以該圖案化的鉑金屬層為蝕刻掩模進行一第二蝕刻制作工藝，去除部分由該圖案化的鉑金屬層所暴露出的鋁金屬層及部分該介電層。

2.如權利要求1所述的方法，還包含：

形成一阻障層于該鋁金屬層上；

形成該鉑金屬層于該阻障層上；

進行該第一蝕刻制作工藝去除部分該鉑金屬層、部分該阻障層及部分該鋁金屬層以形成該圖案化的鉑金屬層與一圖案化的阻障層；以及

進行該第二蝕刻制作工藝去除部分由該圖案化的鉑金屬層所暴露出的鋁金屬層及部分該介電層。

3.如權利要求2所述的方法，其中該阻障層選自由鈦、氮化鈦、鉭及氮化鉭所構成的群組。

4.如權利要求1所述的方法，還包含利用一氣體進行該第一蝕刻制作工藝，該氣體選自由氯氣(Cl₂)及三氟甲烷(CHF₃)所構成的群組。

5.如權利要求1所述的方法，還包含利用一氣體進行該第二蝕刻制作工藝，該氣體選自由氯氣(Cl₂)及三氯化硼(BCl₃)所構成的群組。

6.如權利要求1所述的方法，其中該基底包含一導電堆疊層設于該介電層下方。

7.如權利要求1所述的方法，其中該介電層包含氧化硅。

8.一種半導體元件，包含：

基底，該基底具有一介電層；

鋁金屬層設于該介電層上；

鉑金屬層設于該鋁金屬層上，該鉑金屬層與該鋁金屬層具有相同的圖案；以及

多個開口，貫穿該鉑金屬層、該鋁金屬層以及部分該介電層，其中該多個開口貫穿該鉑金屬層的部分是通過以該鋁金屬層作為蝕刻停止層的第一蝕刻制作工藝形成，且該多個開口貫穿該鋁金屬層的部分是通過以該鉑金屬層作為蝕刻掩模的第二蝕刻制作工藝形成。

9.如權利要求8所述的半導體元件，還包含一阻障層，于鋁金屬層及鉑金屬層之間。

10.如權利要求9所述的半導體元件，其中該阻障層選自由鈦、氮化鈦、鉭及氮化鉭所構成的群組。

11.如權利要求9所述的半導體元件，其中該鉑金屬層及該鋁金屬層直接接觸該阻障層。

12.如權利要求8所述的半導體元件，還包含一導電堆疊層，設于該介電層下方。

13.如權利要求8所述的半導體元件，其中該介電層包含氧化硅。

14.如權利要求8所述的半導體元件，其中該鉑金屬層直接接觸該鋁金屬層。

15.如權利要求8所述的半導體元件，其中該鋁金屬層相對于鉑金屬層的厚度比大于30％。