[發(fā)明專利]一種半導(dǎo)體器件及其制備方法、電子裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 201410559315.X
• 申請(qǐng)日: 2014-10-20
• 公開（公告）號(hào): CN105590893A
• 公開（公告）日: 2016-05-18
• 發(fā)明（設(shè)計(jì)）人: 張先明;李志超;丁敬秀
• 申請(qǐng)（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768;H01L23/538
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 高偉;馮永貞

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，本發(fā)明涉及一種半導(dǎo)體器件及其制備方法、電子裝置。

背景技術(shù)

在電子消費(fèi)領(lǐng)域，多功能設(shè)備越來越受到消費(fèi)者的喜愛，相比于功能簡單的設(shè)備，多功能設(shè)備制作過程將更加復(fù)雜，比如需要在電路版上集成多個(gè)不同功能的芯片，因而出現(xiàn)了3D集成電路(integratedcircuit，IC)技術(shù)，3D集成電路(integratedcircuit，IC)被定義為一種系統(tǒng)級(jí)集成結(jié)構(gòu)，將多個(gè)芯片在垂直平面方向堆疊，從而節(jié)省空間。

微電子封裝技術(shù)面臨著電子產(chǎn)品“高性價(jià)比、高可靠性、多功能、小型化及低成本”發(fā)展趨勢帶來的挑戰(zhàn)和機(jī)遇。四邊引腳扁平封裝(QFP)、塑料四邊引腳扁平封裝(TQFP)作為表面安裝技術(shù)(SMT)的主流封裝形式一直受到業(yè)界的青睞，但當(dāng)它們在0.3mm引腳間距極限下進(jìn)行封裝、貼裝、焊接更多的I/O引腳的VLSI時(shí)遇到了難以克服的困難，尤其是在批量生產(chǎn)的情況下，成品率將大幅下降。

目前在半導(dǎo)體器件制備以及晶圓封裝過程中通常使用硅通孔以用于連接，而且通常選用后硅通孔(via-lastTSV)工藝來進(jìn)行封裝，不但工藝簡單，而且成本低。

在硅通孔的背面暴露工藝(TSVBacksideViaRevealProcess)中要求硅通孔中銅柱(Cupillar)的整體厚度變化量(totalthicknessvariation,TTV)小于2um，以滿足后續(xù)鍵合、堆疊的需要。

目前大都通過背部研磨降低所述晶圓的厚度，露出所述硅通孔，該方法能夠保證銅柱TTV的要求，但是在所述硅通孔的背面暴露工藝中露出所述硅通孔之后，所述硅通孔中的導(dǎo)電材料銅會(huì)發(fā)生嚴(yán)重的側(cè)邊效應(yīng)(Sideeffect)，例如發(fā)生嚴(yán)重的銅擴(kuò)散(Cudiffuse)，如圖1c所示。

因此需要對(duì)目前所述半導(dǎo)體器件的制備方法作進(jìn)一步的改進(jìn)，以便消除上述問題。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

本發(fā)明為了克服目前存在問題，提供了一種半導(dǎo)體器件的制備方法，包括：

步驟S1：提供器件晶圓，在所述器件晶圓的背面形成有硅通孔，其中所述硅通孔中的導(dǎo)電材料選用金屬銅；

步驟S2：對(duì)所述器件晶圓進(jìn)行背部研磨，以露出所述硅通孔的頂部；

步驟S3：在露出的所述硅通孔的頂部進(jìn)行置換反應(yīng)，以將所述硅通孔頂部的所述金屬銅置換為金屬銀，形成銀覆蓋層。

可選地，在所述步驟S3中，所述銀覆蓋層的厚度為10-100nm。

可選地，在所述步驟S3中，形成所述銀覆蓋層之后，所述硅通孔的厚度不變。

可選地，在所述步驟S3中，選用可溶性銀鹽和所述金屬銅發(fā)生置換反應(yīng)。

可選地，在所述步驟S1中，所述器件晶圓的正面還形成有載片晶圓。

可選地，在所述步驟S3之后，所述方法還包括：

步驟S4：回蝕刻所述器件晶圓的背面，以露出部分所述硅通孔；

步驟S5：沉積介電層，以覆蓋所述器件晶圓的背面和露出的所述硅通孔；

步驟S6：平坦化所述介電層至所述銀覆蓋層。

可選地，在所述步驟S4中，回蝕刻所述器件晶圓的背面至所述銀覆蓋層4-6um以下。

可選地，所述方法還進(jìn)一步包括：

步驟S7：保留所述銀覆蓋層，并在所述器件晶圓的背面進(jìn)行晶圓鍵合和/或堆疊的工藝。

本發(fā)明提供了一種基于上述方法制備得到的半導(dǎo)體器件。

本發(fā)明提供了一種電子裝置，包括上述的半導(dǎo)體器件。

本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種半導(dǎo)體器件的制備方法，在所述方法中為了滿足硅通孔的TTV性能的要求，對(duì)器件晶圓進(jìn)行背部研磨以露出所述硅通孔，然后為了解決金屬銅擴(kuò)散的問題，對(duì)露出的所述金屬銅進(jìn)行自對(duì)準(zhǔn)置換反應(yīng)，以將所述硅通孔表面的金屬銅置換為擴(kuò)散系數(shù)更低的金屬銀，以形成金屬銀覆蓋層，避免了金屬的擴(kuò)散，此外，還可以在保留所述金屬銀的情況下執(zhí)行晶圓的鍵合和堆疊，進(jìn)一步降低了器件的成本。所述方法不僅能保持硅通孔的TTV性能，同時(shí)消除金屬擴(kuò)散，提高了器件的性能和良率。

附圖說明