[發明專利]柵極驅動電路、顯示電路及驅動方法和顯示裝置

有效

• 申請號: 201410555509.2
• 申請日: 2014-10-17
• 公開（公告）號: CN104282270A
• 公開（公告）日: 2015-01-14
• 發明（設計）人: 曹昆;吳仲遠
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

技術領域

本發明涉及顯示器制造領域，尤其涉及一種柵極驅動電路、顯示電路及驅動方法和顯示裝置。

背景技術

由于有機發光二極管(英文：Organic?Light-Emitting?Diode，簡稱OLED)像素設計多采用電流控制型，因此整個面板內各像素單元的驅動晶體管的Vth(閾值電壓)不均一，并且長期工作后產生的Vth偏移會降低面板顯示的均勻性，因此通過Vth補償像素設計來避免避免上述問題的發生。為了提高OLED顯示面板的工藝集成度，同時降低成本，采用集成柵極驅動技術(英文：gate?driver?on?array，簡稱GOA)是未來的發展趨勢。但是OLED的Vth補償像素設計需要外圍柵極驅動電路與之相配合提供進行Vth補償過程中的驅動信號，因此對柵極驅動電路提出了更高的要求。

在現有技術中像素的Vth補償分為像素內部閾值補償和像素外部閾值補償，其中，像素外部補償的方式具體為通過在像素外部設置一個閾值補償單元向像素提供補償信號，而在此閾值補償的過程中需要外圍柵極驅動電路提供配合的柵極驅動信號。

發明內容

本發明的實施例提供一種柵極驅動電路、顯示電路及驅動方法和顯示裝置，能夠在像素外部閾值補償過程中提供配合的柵極驅動信號。

為達到上述目的，本發明的實施例采用如下技術方案：

第一方面，提供一種柵極驅動電路，包括：至少三個GOA單元，每個所述GOA單元包括：信號輸入端、輸出端、復位端和閑置輸出端；

其中，第1級GOA單元的信號輸入端輸入第一幀起始信號，第1級GOA單元的復位端連接第3級GOA單元的閑置輸出端；

第2級GOA單元的信號輸入端輸入第二幀起始信號；

第2n級GOA單元的復位端連接第2n-1級GOA單元的閑置輸出端和第2n+1級GOA單元的信號輸入端；

第2n+1級GOA單元的復位端連接第2n+3級GOA單元的閑置輸出端；

第2n+2級GOA單元的信號輸入端連接第2n-2級GOA單元的閑置輸出端；

所述第2n級GOA單元的輸出端和第2n+1級GOA單元的輸出端通過邏輯或單元向第n行像素單元輸出柵極掃描信號，其中，n為正整數。

可選的，所述柵極驅動電路還包括設置在所述邏輯或單元和所述第n行像素單元之間的邏輯反向單元；

所述第2n級GOA單元的輸出端和第2n+1級GOA單元的輸出端連接至邏輯或單元的輸入端，所述邏輯或單元的輸出端連接至邏輯反向單元的輸入端，所述邏輯反向單元的輸出端輸出所述第二柵極掃描信號，其中，n為正整數。

可選的，包括：所述GOA單元包括：上拉單元、下拉單元、復位單元、閑置輸出單元和輸出單元；

所述上拉單元連接信號輸入端、第一電平端、第一時鐘信號端、第二時鐘信號端、第一節點、第二節點、第三節點和第四節點；其中所述上拉單元用于在所述信號輸入端、第一電平端、第一時鐘信號端和第二時鐘信號端的信號控制下將所述第一節點的電壓與所述信號輸入端拉齊，將所述第二節點的電壓與所述信號輸入端拉齊或將所述第二節點的電壓與所述第四節點的電壓拉齊，將所述第三節點的電壓與所述第一電平端的電壓拉齊，將所述第四節點的電壓與所述第一時鐘信號端的電壓拉齊；

所述下拉單元連接第二電平端、第三電平端、所述閑置輸出端、所述輸出端、第一節點、第二節點、第三節點和第四節點；用于在所述第一節點的信號控制下將所述第三節點的電壓與所述第二電平端拉齊，在所述第三節點的信號控制下將所述第一節點及所述第二節點的電壓與所述第二電平端拉齊，在所述第三節點的信號控制下將所述重置輸出端的電壓與所述第二電平端拉齊，在所述第三節點的信號控制下將所述輸出端的電壓與所述第三電平端拉齊，在所述第三節點的信號控制下將所述第四節點的電壓與所述第三電平端拉齊；

所述復位單元連接復位端、第二電平端、第一節點和第二節點，用于在所述復位端的信號控制下將所述第一節點及第二節點的電壓與所述第二電平端拉齊；

所述閑置輸出單元連接第一節點、第二時鐘信號端和閑置輸出端；用于在所述第一節點的控制下在所述閑置輸出端輸出所述第二時鐘信號端的信號；

所述輸出單元連接第一節點、第二時鐘信號端和輸出端，用于在所述第一節點的控制下在所述輸出端輸出所述第二時鐘信號端的信號。

可選的，所述閑置輸出單元包括：第一晶體管，所述第一晶體管的柵極連接第一節點，所述第一晶體管的源極連接第二時鐘信號端，所述第一晶體管的漏極連接所述閑置輸出端。