[發明專利]半導體元件及其制作方法

有效

• 申請號: 201410527948.2
• 申請日: 2014-10-09
• 公開（公告）號: CN105489494B
• 公開（公告）日: 2020-03-31
• 發明（設計）人: 李鎮全;呂水煙
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/3065;H01L29/78;H01L29/06
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體元件及其制作方法。其制作方法包括：首先提供一基底，然后形成一鰭狀結構于基底上、形成一遮蓋層于鰭狀結構上、去除鰭狀結構上方的部分遮蓋層、去除部分鰭狀結構、去除剩余的遮蓋層以及去除部分剩余的鰭狀結構。

技術領域

本發明涉及一種制作半導體元件的方法，尤其是涉及一種利用兩段式蝕刻方式去除部分鰭狀結構的方法。

背景技術

隨著場效晶體管(field effect transistors,FETs)元件尺寸持續地縮小，現有平面式(planar)場效晶體管元件的發展已面臨制作工藝上的極限。為了克服制作工藝限制，以非平面(non-planar)的場效晶體管元件，例如鰭狀場效晶體管(fin field effecttransistor,Fin FET)元件來取代平面晶體管元件已成為目前的主流發展趨勢。由于鰭狀場效晶體管元件的立體結構可增加柵極與鰭狀結構的接觸面積，因此，可進一步增加柵極對于載流子通道區域的控制，從而降低小尺寸元件面臨的漏極引發能帶降低(draininduced barrier lowering,DIBL)效應，并可以抑制短通道效應(short channel effect,SCE)。再者，由于鰭狀場效晶體管元件在同樣的柵極長度下會具有更寬的通道寬度，因而可獲得加倍的漏極驅動電流。甚而，晶體管元件的臨界電壓(threshold voltage)也可通過調整柵極的功函數而加以調控。

然而，在現有鰭狀場效晶體管元件制作工藝中，去除部分鰭狀結構后形成凹槽以進行后續外延層成長的標準制作工藝時常因過渡蝕刻鰭狀結構而使鰭狀結構略低于周圍的淺溝隔離，影響后續外延層的成長。因此如何改良現有鰭狀場效晶體管制作工藝以改良前述缺點即為現今一重要課題。

發明內容

為解決上述問題，本發明優選實施例公開一種制作半導體元件的方法。首先提供一基底，然后形成一鰭狀結構于基底上、形成一遮蓋層于鰭狀結構上、去除鰭狀結構上方的部分遮蓋層、去除部分鰭狀結構、去除剩余的遮蓋層以及去除部分剩余的鰭狀結構。

本發明另一實施例公開一種半導體元件，其包含一基底以及一具有一上半部與一下半部的鰭狀結構設于基底上，其中下半部的上表面大于上半部的下表面。

附圖說明

圖1至圖7為本發明的一優選實施例所繪示的半導體裝置的制作方法示意圖。

主要元件符號說明

12 基底 14 鰭狀結構

16 淺溝隔離 18 遮蓋層

20 凹槽 22 聚合物層

24 上半部 26 下半部

28 鰭狀結構 30 內凹弧面

32 凹槽 34 柵極結構

36 外延層

具體實施方式

請參照圖1至圖7，圖1至圖7是根據本發明的一優選實施例所繪示的半導體裝置的制作方法示意圖。如圖1所示，首先提供一基底12，例如一硅基底或硅覆絕緣(silicon oninsulator,SOI)基板，然后形成至少一鰭狀結構14于基底12上，并接著形成一淺溝隔離(shallow trench isolation,STI)16環繞鰭狀結構14。在本實施例中，鰭狀結構14雖以四根為例，但其數量并不以此為限，可依據產品需求進行調整，例如可形成一根或一根以上的鰭狀結構14于基底12上。