[發明專利]一種FPGA實現中時鐘歪斜的快速修復方法

有效

• 申請號: 201410527472.2
• 申請日: 2014-10-09
• 公開（公告）號: CN104268352B
• 公開（公告）日: 2017-03-22
• 發明（設計）人: 楊松芳;張勇;常迎輝;曾明;田素雷;呂杰
• 申請（專利權）人: 中國電子科技集團公司第五十四研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 河北東尚律師事務所13124
• 代理人: 王文慶

1.一種FPGA實現中時鐘歪斜的快速修復方法，其特征在于包括以下步驟：

S1：對FPGA設計源碼進行邏輯綜合以及布局布線，得到初始的布局布線圖；

S2：對初始的布局布線圖進行時序分析得到初始的時序報告，查看初始的時序報告的內容來判斷時序是否收斂；若時序收斂，則完成時鐘歪斜修復；若時序不收斂，則執行步驟S3；

S3：在主時鐘路徑中插入延遲鏈；

S4：將FPGA設計中不用修改的模塊設置為隔離模塊，再次進行邏輯綜合以及布局布線，得到新的布局布線圖；

S5：對新的布局布線圖進行時序分析得到新的時序報告，查看新的時序報告的內容來判斷時序是否收斂；若時序收斂，完成時鐘歪斜修復；若時序仍舊不收斂，分析主時鐘網絡與分頻時鐘網絡的延遲差，轉到步驟S3。

2.權利要求1所述的一種FPGA實現中時鐘歪斜的快速修復方法，其特征在于：所述步驟S3中，在主時鐘路徑插入延遲鏈具體為：首先在主時鐘路徑上插入由多個普通緩沖器組成的延遲鏈來調整主時鐘的延遲時間，并在延遲鏈之后插入一個全局緩沖器；然后通過邏輯鎖定功能將時鐘模塊鎖定在FPGA中被布局布線的設定區域，并手動給時鐘分配全局緩沖器。