[發明專利]用于基板堆疊式圖像傳感器的全局快門的像素電路

有效

• 申請號: 201410504269.3
• 申請日: 2014-09-26
• 公開（公告）號: CN104519285B
• 公開（公告）日: 2019-05-10
• 發明（設計）人: 崔珍銀;嚴在元;史升訓
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H04N5/374
• 分類號: H04N5/374;H01L27/146
• 代理公司: 北京冠和權律師事務所 11399
• 代理人: 朱健

本發明公開了一種用于基板堆疊式圖像傳感器的全局快門的像素電路，其包括半導體芯片，所述半導體芯片包括：光電二極管，其被配置為輸出通過光傳感操作產生的電荷；和復位節點，其被配置為從復位電壓節點接收復位電壓并復位所述光電二極管。所述半導體芯片可具有其中所述半導體芯片堆疊在另一半導體芯片上的結構。

技術領域

本發明涉及一種用于基板堆疊式圖像傳感器的全局快門的像素電路，更具體地，涉及一種用于基板堆疊式圖像傳感器的全局快門的像素電路，所述基板堆疊式圖像傳感器不包括光電二極管的復位晶體管，防止由晶體管之間的縫隙引起的噪聲，并具有基板堆疊的立體結構。

背景技術

通常，應用了CMOS圖像傳感器(CIS)的圖像傳感器的像素電路執行卷簾快門操作和全局快門操作。在卷簾快門操作的情況下，由一幀中的每一行的光電二極管光電地轉換的信號通過順序選擇的行被傳輸到浮動擴散節點，對應像素的圖像信號被輸出。在全局快門操作的情況下，由一幀中的所有光電二極管光電地轉換的全部信號被一次性傳輸到浮動擴散節點，對應像素的圖像信號從順序選擇的行被輸出。

近來，作為一種用于提高圖像傳感器的集成度的方法，開發了基板堆疊式圖像傳感器，其中，兩個半導體芯片和相應的襯墊(節點)被堆疊為彼此電耦合。

圖1說明了基板的剖面結構，所述基板包括用于常規的基板堆疊式圖像傳感器的全局快門的像素電路的光電二極管和晶體管。具體地，所述基板包括光電二極管PD、復位晶體管Rx、第一傳輸晶體管Tx1、存儲晶體管Mx和第二傳輸晶體管Tx2。

通過光電二極管PD的光傳感操作產生的電荷經過第一傳輸晶體管Tx1、存儲晶體管Mx和第二傳輸晶體管Tx2被輸出到浮動擴散節點FD。

圖2說明了電荷(或電子)經過第一傳輸晶體管Tx1、存儲晶體管Mx和第二傳輸晶體管Tx2被輸出。

參照圖1和圖2，縫隙(噪聲產生區域)存在于第一傳輸晶體管Tx1和存儲晶體管Mx之間以及存儲晶體管Mx和第二傳輸晶體管Tx2之間。如圖2所示，在所述縫隙不能控制電荷的流動。因此，電荷的傳輸效率降低。此外，在所述縫隙會產生噪聲

在復位模式，復位晶體管Rx被打開，以及光電二極管PD通過復位晶體管Rx被耦合到供電端子VDD并且被復位到供電端子VDD的電壓水平。

如此，使用常規的基板堆疊式圖像傳感器的全局快門裝置使用單獨的復位晶體管來復位光電二極管。因此，因為復位晶體管占據空間，在執行具有較小尺寸的像素時存在困難。

此外，在第一傳輸晶體管和存儲晶體管之間以及存儲晶體管和第二傳輸晶體管之間的縫隙不能控制電荷的流動。因此，會降低電荷的傳輸效率，并且會在縫隙產生噪聲。

發明內容

因此，本發明致力于解決相關領域中出現的問題，本發明的目的是當基板堆疊式圖像傳感器的全局快門被執行時，省略光電二極管的復位晶體管。

本發明的另一目的是當基板堆疊式圖像傳感器的全局快門被執行時，基本上防止由晶體管之間的縫隙引起的噪聲。

本發明的又一目的是當基板堆疊式圖像傳感器的全局快門被實施時，提供用于執行小尺寸像素的結構。

本發明的又一目的是形成用于執行小尺寸像素的結構并基本上防止從光電二極管的電荷溢出流入相鄰的像素。

為了實現上述目的，根據本發明的一個方面，用于基板堆疊式圖像傳感器的全局快門的像素電路可包括半導體芯片，所述半導體芯片包括：光電二極管，其被配置為輸出通過光傳感操作產生的電荷；和復位節點，其被配置為從復位電壓節點接收復位電壓并復位光電二極管。所述半導體芯片可具有其中所述半導體芯片堆疊在另一半導體芯片上的結構。