[發明專利]一種阻變存儲器讀出電路

在審

• 申請號: 201410502616.9
• 申請日: 2014-09-26
• 公開（公告）號: CN104252879A
• 公開（公告）日: 2014-12-31
• 發明（設計）人: 姚穆;魯巖;張鋒
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京華沛德權律師事務所 11302
• 代理人: 劉杰

技術領域

本發明涉及存儲器技術領域，特別涉及一種阻變存儲器讀出電路。

背景技術

阻變存儲器RRAM具有高速、高密度、低功耗、高可擦寫次數和高可靠性等優勢，成為下一代非揮發型存儲技術研究的熱點。

靈敏放大器作為存儲器中關鍵的模擬電路，對讀出電路的性能起著決定性的作用，進而決定了整個存儲器的整體性能。RRAM存儲器由于其特有的結構特點，為單端讀出結構，所以就要求為靈敏放大器電流提供一個穩定的參考電流，然而，現有的參考電流電路受工藝、溫度等因素的影響并不穩定，嚴重影響了讀取的準確度和可靠性。同時引入的外部參考電路無法廣泛適應復雜多變的阻變材料和工藝條件，因此，適應性與讀寫速度較低。

發明內容

本發明所要解決的技術問題是提供一種提高阻變存儲器讀取準確度和可靠性的讀出電路；同時適用于不同存儲材料形成的不同阻值范圍。

為解決上述技術問題，本發明提供了一種阻變存儲器讀出電路，包括：

預充電電路，用于對阻變存儲器的位線進行預充電；

第一電流鏡電路，將位線上的存儲單元電流鏡像放大輸出，并實現由電流向電壓的轉換；

輸出放大電路，將第一電流鏡電路輸出的電壓放大輸出；

緩沖器，連接在所述輸出放大電路的輸出端，穩定輸出信號；

其中，所述第一電流鏡電路輸出支路包括多個并聯且尺寸可調的MOS管，用于調節電流的放大倍數。

進一步地，所述預充電電路包括：反相器以及第一MOS管；

所述反相器的輸出端與所述第一MOS管的柵極相連，所述反相器的輸入端與所述第一MOS管的輸出端相連；

所述第一MOS管的輸出端與所述存儲單元的位線相連，所述第一MOS管的輸入端與所述第一電流鏡電路的輸入支路相連。

進一步地，所述第一電流鏡電路包括：

輸入支路，通過所述預充電電路與所述存儲單元位線相連，獲取位線電流；

輸出支路，將所述輸入支路的電流鏡像放大輸出；

其中，所述輸出支路的多個并聯MOS管的輸出端均設置控制開關，用于控制所連接MOS管的通斷。

進一步地，所述多個并聯的MOS管的尺寸均不相同。

進一步地，所述輸出支路通過一個阻性負載MOS管接地；

其中，所述輸出支路與所述阻性負載MOS管的輸入端相連，所述阻性負載MOS管的柵極連接外部控制信號SENSE_ON，所述阻性負載MOS管的源端接地。

進一步地，所述輸出放大電路包括：放大MOS管、開關MOS管以及第二電流鏡電路；

所述放大MOS管的柵極與所述阻性負載MOS管的輸入端相連，所述放大MOS管的輸入端與所述第二電流鏡電路的輸出支路相連，所述放大MOS管的源端接地；

所述第二電流鏡電路的輸入支路連接偏置電流，所述第二電流鏡電路的輸出支路輸出端連接緩沖器，向下級電路輸出電壓信號；

所述開關MOS管的柵極連接外部控制信號SENSE_OFF，輸入端連接所述緩沖器的輸入端，所述開關MOS管的源端接地。

進一步地，所述緩沖器buffer的輸出端接反相器inv1；所述的反相器inv1的輸出端輸出比較結果Vout。

本發明提供的阻變存儲器讀出電路通過片外控制信號調節鏡像存儲單元通路上電流的倍數，擴大讀出電路的檢測范圍，適應不同存儲材料的阻變單元形成的電阻范圍，增強讀出電路的靈敏度，提高了電路的靈活性。同時存儲單元的電流可以直接被檢測輸出，通過與電路本身晶體管閾值的比較輸出邏輯電平，無需使用額外的參考電流源，節省了整體電路的功耗和面積；同時大大提高了可靠性。

附圖說明

圖1為本發明實施例提供的阻變存儲器讀出電路結構示意圖。

具體實施方式

參見圖1，本發明實施例提供的一種阻變存儲器讀出電路，包括：

預充電電路，用于對阻變存儲器的位線進行預充電；

第一電流鏡電路，將位線上的存儲單元電流鏡像放大輸出，并實現由電流向電壓的轉換；

輸出放大電路，將第一電流鏡電路輸出的電壓放大輸出；

緩沖器，連接在所述輸出放大電路的輸出端，穩定輸出信號；

其中，第一電流鏡電路輸出支路包括多個并聯且尺寸可調的MOS管，用于調節電流的放大倍數。

本實施例中，第一電流鏡電路包括：

輸入支路，通過預充電電路與存儲單元位線相連，獲取位線電流；