[發明專利]一種無壓燒結連接大功率GTO模塊的方法

有效

• 申請號: 201410470189.0
• 申請日: 2014-09-15
• 公開（公告）號: CN104319241B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 梅云輝;李萬里;陸國權;李欣
• 申請（專利權）人: 天津大學
• 主分類號: H01L21/60
• 分類號: H01L21/60
• 代理公司: 天津市北洋有限責任專利代理事務所12201
• 代理人: 王麗

技術領域

本發明涉及功率電子器件封裝技術領域，具體地說，涉及大功率可關斷晶閘管(GTO)封裝過程中鉬基板表面改性，及采用納米銀焊膏低溫無壓燒結實現GTO芯片與鉬基板大面積連接的方法。

背景技術

可關斷晶閘管工作電流大，在大容量變頻器中居主要地位，但其制造過程中芯片與鉬基板的互連一直是個難題。由于溫度和芯片承受載荷的限制，現有技術主要為真空擴散互連，鍍膜的芯片與鍍膜基板在適當的壓力和溫度下保持長時間，通過界面原子擴散實現互連。這種技術成本高，且界面處形成的金屬間化合物會降低GTO的可靠性。此外隨著互連面積的增大，工藝將較為復雜。因此在高壓/大功率/大電流GTO封裝過程中急需一種簡單可靠的大面積芯片與基板的互連技術。功率大則芯片的面積也變大，連接的難度增大；納米銀焊膏作為綠色“無鉛化”的高溫互連材料在大功率電力電子器件中的應用備受關注，本發明創新性采用納米銀焊膏低溫無壓燒結技術實現大面積芯片與鉬基板之間的互連。但是在利用納米銀作為互連材料之前，鉬基板需要進行表面處理—鍍銀。銀和鉬是互不固溶體系，生成熱為正，因此很難通過擴散而實現合金化來完成鉬表面直接鍍銀。

發明內容

為了解決現有技術的問題，本發明主要提出了一種無壓燒結連接大功率(＞10MVA)GTO模塊的方法。本發明以鈦為中間金屬層實現鉬基板鍍銀，后期配合適當的熱處理工藝，成功保證了鍍膜的質量，接著利用低溫無壓燒結工藝實現GTO芯片與鉬基板的大面積連接，這為高性能電力電子模塊的制造接奠定了基礎。

本發明方法通過以下技術方案實現。

一種無壓燒結連接大功率GTO模塊的方法，其特征是以鈦為中間金屬層，利用磁控濺射設備實現鉬基板表面鍍銀，接著通過納米銀焊膏低溫無壓燒結實現芯片與基板大面積互連。

具體步驟如下：

(1)對鉬基板進行預處理，去除表面污染物，使表面清潔；

(2)進行鍍膜，在鉬基板上依次鍍鈦膜和銀膜；

(3)對鍍膜試樣進行退火處理，隨爐冷，保護氣氛為高純度≥99.99％在氮氣或惰性氣體氬氣；

(4)使用納米銀焊膏作為互連材料，焊膏涂抹厚度為30-90um，芯片與基板的連接面積為314-1256mm²，將互連接頭放在加熱臺或者加熱爐中，實現芯片與基板的低溫無壓燒結互連，其升溫速率為3-8℃/min，加熱到250-320℃，保溫5-30min；芯片與鉬基板實現連接，中間的焊膏層的厚度降為15-45um。

所述的步驟(1)通過磁控濺射設備自帶的等離子清洗裝置清洗鉬基板表面。

所述的步驟(2)，通過調節濺射功率來控制鍍膜的速率，調節濺射時間來控制最終膜層的厚度。

所述的步驟(2)，鍍鈦是功率為20-30W,時間為10-30min。

所述的步驟(2)，鍍銀功率為20-30W，時間為30-80min。

所述的步驟(3)，退火處理溫度300-900℃，時間60-240min。

以鈦為中間金屬層，利用磁控濺射設備實現鉬基板表面鍍銀，接著通過納米銀焊膏低溫無壓燒結實現芯片與基板大面積互連，工藝簡單且封裝可靠性高；在鉬基板上依次鍍鈦膜和銀膜，通過調節濺射功率來控制鍍膜的速率，調節濺射時間來控制最終膜層的厚度，鍍膜的厚度很據具體情況進行適當調節。

通過熱處理加強界面原子的擴散使得鍍膜的與基板的連接更加牢退，同時使表面鍍銀層更加致密，保證鍍膜的可靠性。

使用納米銀焊膏作為互連材料，連接接頭的示意圖如圖1所示，圖中1為鉬基板，其面積為325-1240mm²；2為磁控濺射鍍的膜，3納米銀焊膏，焊膏涂抹厚度為30-90um，4GTO芯片，面積為314-1256mm²，將互連接頭放在加熱臺或者加熱爐中，按照圖2的燒結曲線實現芯片與基板的低溫無壓燒結互連，其升溫速率為3-8℃/min，加熱到250-320℃，保溫5-30min。經過燒結，芯片與鉬基板實現連接，中間的焊膏層的厚度降為15-45um。

本發明一種鉬基板鍍銀的方法，以金屬鈦作為為過渡層，利用磁控濺射設備實現鉬基板薄膜銀層金屬化，最終配合適當熱處理工藝獲得優質可靠的表層銀膜。

以金屬鈦作為為過渡層。金屬鈦可以分別和鉬及銀互連，從而避免鉬上無法直接鍍銀的問題。

先在鉬基板上鍍鈦作為中間層，接著鍍銀作為表面層，最后配合熱處理工藝保證鍍膜的穩定性。