[發(fā)明專利]一種檢查時(shí)鐘樹綜合結(jié)果瓶頸從而提高綜合質(zhì)量的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201410458980.X
• 申請(qǐng)日: 2014-09-11
• 公開（公告）號(hào): CN105404352B
• 公開（公告）日: 2018-05-11
• 發(fā)明（設(shè)計(jì)）人: 劉毅;董森華;汪燕芳;牛飛飛
• 申請(qǐng)（專利權(quán)）人: 北京華大九天軟件有限公司
• 主分類號(hào): G06F1/12
• 分類號(hào): G06F1/12
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

隨著超大規(guī)模集成電路的時(shí)鐘系統(tǒng)結(jié)構(gòu)日趨復(fù)雜，如何分析時(shí)鐘樹綜合結(jié)果，提高時(shí)鐘樹綜合質(zhì)量，從而減少時(shí)鐘傳輸延遲，提高系統(tǒng)性能成為了業(yè)界關(guān)注的焦點(diǎn)。本文定義了時(shí)鐘樹綜合結(jié)果中的“瓶頸路徑”，通過(guò)比較、篩選找到此類瓶頸路徑，借助圖形化方法顯示其時(shí)鐘結(jié)構(gòu)和單元物理位置分布，設(shè)計(jì)者可以清楚地理解瓶頸路徑形成的原因，并且可以通過(guò)調(diào)整瓶頸路徑上的單元物理布局位置，或者優(yōu)化時(shí)鐘結(jié)構(gòu)的方法來(lái)重新進(jìn)行時(shí)鐘樹綜合，降低瓶頸路徑上的時(shí)鐘傳輸延遲。這種方法應(yīng)用在復(fù)雜時(shí)鐘樹結(jié)構(gòu)的設(shè)計(jì)當(dāng)中，可以快速地定位限制時(shí)鐘樹綜合質(zhì)量的問(wèn)題所在，并提供行之有效的解決方案。

技術(shù)領(lǐng)域

本文提出一種提高時(shí)鐘樹綜合質(zhì)量的方法，通過(guò)檢查時(shí)鐘樹綜合結(jié)果中的“瓶頸路徑”，定位限制時(shí)鐘傳輸延遲的關(guān)鍵原因，并結(jié)合圖形化的方式找到解決方案，減少時(shí)鐘傳輸延遲。本發(fā)明屬于EDA設(shè)計(jì)領(lǐng)域。

背景技術(shù)

隨著制造工藝的發(fā)展和集成電路設(shè)計(jì)規(guī)模的擴(kuò)大，后端物理設(shè)計(jì)越來(lái)越依賴于EDA（電子設(shè)計(jì)自動(dòng)化）工具的輔助。時(shí)鐘信號(hào)控制著電路中所有同步單元的工作，時(shí)鐘樹綜合是后端物理設(shè)計(jì)中重要的一環(huán)，其結(jié)果好壞決定著系統(tǒng)能否正常工作以及系統(tǒng)的工作性能優(yōu)劣。在復(fù)雜的時(shí)鐘系統(tǒng)中，受到EDA工具的限制，時(shí)鐘樹綜合結(jié)果難以進(jìn)行分析和優(yōu)化。

通常一個(gè)時(shí)鐘結(jié)構(gòu)包括時(shí)鐘定義點(diǎn)、組合邏輯單元（例如門控時(shí)鐘單元），同步單元（例如觸發(fā)器單元）等。一個(gè)時(shí)鐘組包括有多個(gè)時(shí)鐘，時(shí)鐘組內(nèi)的同步單元通常要求時(shí)鐘信號(hào)從時(shí)鐘定義點(diǎn)發(fā)出后同時(shí)到達(dá)同步單元。時(shí)鐘傳輸延遲是衡量時(shí)鐘樹綜合質(zhì)量的一個(gè)重要指標(biāo)，影響著整個(gè)系統(tǒng)的運(yùn)行速度、功耗和可靠性。它的大小往往受到從時(shí)鐘定義點(diǎn)到同步單元的路徑上經(jīng)過(guò)的組合邏輯單元個(gè)數(shù)，以及單元在芯片上的物理布局位置分布等多方面的影響。

業(yè)界普遍的時(shí)鐘樹綜合EDA工具，都是力圖平衡從時(shí)鐘定義點(diǎn)到同步單元的各條路徑的延遲。其實(shí)現(xiàn)方法是在時(shí)鐘傳輸短路徑上插入一些緩沖器單元，補(bǔ)充延遲來(lái)縮小和時(shí)鐘傳輸長(zhǎng)路徑的差異。然而僅從最終的時(shí)鐘樹綜合結(jié)果上看，并不能保證時(shí)鐘信號(hào)延遲值最大的路徑就是限制時(shí)鐘傳輸延遲的關(guān)鍵路徑。我們?cè)谶@里提出了一種方法，定義了“瓶頸路徑”的概念。通過(guò)尋找并優(yōu)化瓶頸路徑，來(lái)真正縮短時(shí)鐘傳輸延遲，提高系統(tǒng)性能質(zhì)量。

發(fā)明內(nèi)容

本發(fā)明提出一種提高時(shí)鐘樹綜合質(zhì)量的方法，這種方法通過(guò)尋找時(shí)鐘信號(hào)傳輸?shù)摹捌款i路徑”，針對(duì)瓶頸路徑上的單元，結(jié)合圖形化顯示版圖和時(shí)鐘結(jié)構(gòu)的方法，方便設(shè)計(jì)者找出真正限制時(shí)鐘傳輸延遲的原因，并采用相應(yīng)的解決方案進(jìn)行優(yōu)化。

圖1顯示了版圖中兩條時(shí)鐘信號(hào)傳輸路徑，其中一條是真正的“瓶頸路徑”，它的延遲時(shí)間決定了最終的時(shí)鐘傳輸延遲；而另外一條路徑上，緩沖器單元被插入用以補(bǔ)充延遲，來(lái)彌補(bǔ)傳輸長(zhǎng)路徑和傳輸短路徑的延遲差值。從時(shí)鐘樹綜合結(jié)果來(lái)看，所要尋找的“瓶頸路徑”并不一定是延遲最大的路徑，因?yàn)榫C合工具會(huì)在傳輸短路徑上插入緩沖器單元來(lái)增加延遲。

定義：“瓶頸路徑”是指時(shí)鐘信號(hào)從時(shí)鐘源定義點(diǎn)到接收端同步單元的一條傳輸路徑， 這條路徑上包含的用以補(bǔ)充延遲的緩沖器單元個(gè)數(shù)最少（或延遲值最小）。

圖2給出了緩沖器單元插入的目的之一：補(bǔ)充延遲，減小時(shí)鐘傳輸長(zhǎng)路徑和傳輸短路徑之間的延遲差別。傳輸長(zhǎng)路徑上通常包含有較多的組合邏輯單元，而在傳輸短路徑上，時(shí)鐘樹綜合工具會(huì)通過(guò)緩沖器單元插入的方法，平衡傳輸長(zhǎng)路徑和傳輸短路徑上的延遲，保證時(shí)鐘信號(hào)同時(shí)到達(dá)各個(gè)同步單元。這種情況下，時(shí)鐘傳輸長(zhǎng)路徑就是需要優(yōu)化的“瓶頸路徑”。

時(shí)鐘樹綜合工具會(huì)采用不同的方式來(lái)插入緩沖器單元以增加延遲時(shí)間。圖1中顯示的緩沖器單元是分布在同一區(qū)域呈鏈狀方式首尾相連。圖3給出了另外一種形式，緩沖器單元是呈散落分布，形成Zig-Zag（之字形分布），同樣達(dá)到了增加時(shí)鐘延時(shí)的目的。