[發明專利]使用串行協議的存儲器及對應的尋址方法

有效

• 申請號: 201410456572.0
• 申請日: 2010-10-13
• 公開（公告）號: CN104361905B
• 公開（公告）日: 2018-12-25
• 發明（設計）人: 弗朗索瓦·塔耶特
• 申請（專利權）人: ST微電子(魯塞)有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G06F12/06
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

本發明提供一種使用串行協議的存儲器及對應的尋址方法。該存儲器包括：物理存儲板(PMP)，包括沿第一方向延伸的m條第一物理線(RGP1i)和沿第二方向延伸的n條第二物理線(RGP2j)；接收裝置，用于接收指示矩陣邏輯存儲板(PML)的第一邏輯線(RG1i)和第二邏輯線(RG2j)的邏輯地址(ADR)，具有沿第一方向延伸的2^p條第一邏輯線和沿第二方向延伸的2^q條第二邏輯線，其中m和n均不同于2的冪，m是2^k的倍數，k小于或等于p，并且m與n的乘積等于2^p+q之上的最近整數，并且該存儲器包括：用于對物理存儲板(PMP)尋址的裝置，被配置為基于所接收的邏輯地址的內容和該邏輯地址的一部分內容由m/2^k除的歐幾里得除法的余數來對第一物理線和僅第二物理線的一部分尋址。

相關申請交叉引用

本申請要求2009年10月13日遞交的法國專利申請09-57155的優先權，通過引用將該申請合并于此。

本申請是申請日為2010年10月13日、申請號為201010526227.1的發明專利申請的分案申請。

技術領域

本申請涉及存儲器，具體是使用串行協議操作的存儲器，并且更具體地涉及這種存儲器在封裝中的布置。本發明有利地但非限制性地應用于電可擦除且可編程類型的非易失性存儲器(EEPROM)。

背景技術

當前的目標是在盡可能最小的封裝內提供最大的存儲器密度。如今已存在容納于SO8N型封裝中的容量為1兆位的存儲器。下一步是提供容納容量為2兆位的存儲器的SO8N封裝。

束縛在于使存儲器電路適合于封裝中的可用空間。目前對于2兆位的存儲器，大部分面積被存儲板所占據，存儲板的定線不能像針對外圍電路所做的那樣進行容易的調整。確實，存儲器被組織為具有等于2的冪的行數和列數的矩陣。因此存儲板具有給定的形狀，并且可以選擇性地進行外圍電路的定線，以便將電路的形式調整為期望的封裝。

現有各種版本的給定封裝。它們的特征尤其在于位于封裝中心的、上面粘合有支撐存儲器電路的微芯片的金屬板的尺寸。該金屬板決定了微芯片的最大尺寸，微芯片的尺寸小于金屬板，因此具有受限的最小裕量。

當微芯片的尺寸很大時，選擇最大可能的金屬板，并且嘗試將存儲器的外圍電路設計為適應于該金屬板的尺寸。有時會發生違反裝配規則，或者使用非標準板的情況，這通常導致成本超限以及產品和質量問題。在所有情況下，運作的裕量都很低。

由于強制實行存儲板的X和Y尺寸，因此最壞的例子是面積達到封裝中的可用最大面積的大容量存儲器。因此，外圍面積相對于存儲板面積的低比例使得電路尺寸適應于金屬板形狀的靈活性較低。從而出現不可能性。

這對于諸如被組織為存儲頁面的EEPROM存儲器之類的頁面可編程存儲器來說更加關鍵。確實，對于這種存儲器類型，頁面是可以被同時編程的數據量(例如字節)。并且，這種頁面束縛進一步限制了存儲器的架構。

發明內容

根據一種實施方式，提供一種存儲器，包括物理存儲板，所述物理存儲板包括沿第一方向延伸的m條第一物理線和沿第二方向延伸的n條第二物理線。所述存儲器進一步包括接收裝置，用于接收指示矩陣邏輯存儲板的第一邏輯線和第二邏輯線的邏輯地址。矩陣邏輯存儲板具有沿所述第一方向延伸的2^p條第一邏輯線和沿第二方向延伸的2^q條第二邏輯線。m和n的值各自不同于2的冪，m是2^k的倍數，k小于或等于p，并且m與n的乘積等于2^p+q之上的最近整數。所述存儲器進一步包括用于基于所接收的所述邏輯地址的內容和所接收的該邏輯地址的一部分內容由m/2^k除的歐幾里得除法的余數來對第一物理線和僅第二物理線的一部分進行尋址的裝置。