[發明專利]基于FPGA和DSP的高速電路板串口的調試方法在審
| 申請號： | 201410455326.3 | 申請日： | 2014-09-09 |
| 公開（公告）號： | CN104200033A | 公開（公告）日： | 2014-12-10 |
| 發明（設計）人： | 陳興林;劉法志;劉帥;劉啟循;魏凱;張之萬;范文超;楊緒東 | 申請（專利權）人： | 哈爾濱工業大學 |
| 主分類號： | G06F17/50 | 分類號： | G06F17/50 |
| 代理公司： | 無 | 代理人： | 無 |
| 地址： | 150000 黑龍*** | 國省代碼： | 黑龍江;23 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 基于 fpga dsp 高速 電路板 串口 調試 方法 | ||
1.基于FPGA和DSP的高速電路板串口的調試方法，其特征在于，所述方法是基于FPGA、DSP和CPLD實現的，所述方法包括：
采用FPGA確定運行DSP進行串口調試的時序，所述時序包括接收時序和發送時序的步驟；
根據確定的時序，采用DSP實現串口調試的步驟；
采用CPLD為DSP和FPGA提供正常的電平范圍的步驟。
2.根據權利要求1所述的基于FPGA和DSP的高速電路板串口的調試方法，其特征在于，所述接收時序包括：
用于設定時鐘的輸入、高電平復位信號、RS422數據接收端和數據接收標志位接口定義的步驟；
用于設置當輸入信號遇到相應邊沿時，串口信號邊沿檢測模塊檢測信號置高電平一個周期；
用于設置當時鐘下降，波特率模塊進行采樣數據的步驟；
用于設置空閑線檢測模塊的步驟；
用于設置狀態機，并設置根據狀態機之后的相應處理的步驟。
3.根據權利要求2所述的基于FPGA和DSP的高速電路板串口的調試方法，其特征在于，所述接收時序包括：
用于設定時鐘的輸入、高電平復位信號、RS422數據接收端和數據接收標志位接口定義的步驟；
用于設置當輸入信號遇到相應邊沿時，串口信號邊沿檢測模塊檢測信號置高電平一個周期；
用于設置當時鐘下降，波特率模塊進行采樣數據的步驟；
用于設置空閑線檢測模塊的步驟；
用于設置狀態機，并設置根據狀態機之后的相應處理的步驟；
用于讀寫信號設定，并發送數據的步驟。
4.根據權利要求3所述的基于FPGA和DSP的高速電路板串口的調試方法，其特征在于，采用DSP實現串口調試的工作過程：
用于根據設定的發送地址，向串口發送相應的測試數據的步驟；
用于接收串口返回的數據，并確定返回數據的地址的步驟；
用于通過CCS軟件自帶的觀測窗口查看串口返回的數據的步驟。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于哈爾濱工業大學;，未經哈爾濱工業大學;許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201410455326.3/1.html，轉載請聲明來源鉆瓜專利網。
