[發明專利]一種半導體器件及其制備方法、電子裝置

有效

• 申請號: 201410453194.0
• 申請日: 2014-09-05
• 公開（公告）號: CN105460883B
• 公開（公告）日: 2017-11-14
• 發明（設計）人: 鄭超;許繼輝;王偉
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: B81B7/00
• 分類號: B81B7/00;B81C1/00
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 高偉,馮永貞

技術領域

本發明涉及半導體領域，具體地，本發明涉及一種半導體器件及其制備方法、電子裝置。

背景技術

在電子消費領域，多功能設備越來越受到消費者的喜愛，相比于功能簡單的設備，多功能設備制作過程將更加復雜，比如需要在電路版上集成多個不同功能的芯片，因而出現了3D集成電路(integrated circuit，IC)技術，3D集成電路(integrated circuit，IC)被定義為一種系統級集成結構，將多個芯片在垂直平面方向堆疊，從而節省空間，各個芯片的邊緣部分可以根據需要引出多個引腳，根據需要利用這些引腳，將需要互相連接的芯片通過金屬線互聯，但是上述方式仍然存在很多不足，比如堆疊芯片數量較多，而且芯片之間的連接關系比較復雜，會需要利用多條金屬線，最終的布線方式比較混亂，而且也會導致體積增加。

因此，目前在所述3D集成電路(integrated circuit，IC)技術中大都采用硅通孔(Through Silicon Via，TSV)，硅通孔是一種穿透硅晶圓或芯片的垂直互連，TSV的制備方法可以在硅晶圓上以蝕刻或雷射方式鉆孔(via)，再以導電材料如銅、多晶硅、鎢等物質填滿，從而實現不同硅片之間的互聯。

由于硬脂酸四乙氧基硅烷(SATEOS)具有良好的覆蓋和隔離性能，在MEMS器件中在形成TSV或者其他互聯結構時通常會選用硬脂酸四乙氧基硅烷(SATEOS)作為隔離層，在沉積所述硬脂酸四乙氧基硅烷(SATEOS)時不可避免的會產生氣泡(gas)，因此，需要執行熱退火，以去除所述氣泡，但是所述熱退火會引起所述硬脂酸四乙氧基硅烷(SATEOS)的碎裂脫落，造成器件性能失效。

因此，需要對現有技術做進一步的改進，以便消除上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明為了克服目前存在問題，提供了一種半導體器件的制備方法，包括：

步驟S1：提供第一基底，在所述第一基底上形成有元器件和位于所述元器件上方的金屬互聯結構，所述金屬互聯結構嵌于介電層中；在所述介電層上依次形成有第二基底和第一隔離層；

步驟S2：圖案化所述第一隔離層、所述第二基底和所述介電層，以形成開口，露出所述金屬互聯結構；

步驟S3：沉積第二隔離層，以部分填充所述開口并覆蓋所述第一隔離層；

步驟S4：去除所述第一隔離層上的部分所述第二隔離層，以減小所述第二隔離層的厚度，降低所述第二隔離層的應力。

可選地，在所述步驟S4中，去除部分所述第二隔離層，以使所述第二隔離層的厚度小于6K埃。

可選地，在所述步驟S3中，沉積的所述第二隔離層的厚度為8-12K埃。

可選地，在所述步驟S1中，所述第一隔離層的厚度為8-12K埃。

可選地，所述第二隔離層選用硬脂酸四乙氧基硅烷。

可選地，在所述步驟S4中選用化學機械平坦化的方法去除部分所述第二隔離層。

可選地，在所述步驟S4之后，所述方法還進一步包括：

步驟S5：執行退火步驟，以致密化所述第二隔離層；

步驟S6：去除所述開口底部和所述第一隔離層上方的所述第二隔離層，以露出所述金屬互聯結構和所述第一隔離層；

步驟S7：沉積導電材料層，以填充所述開口并覆蓋所述第一隔離層；

步驟S8：平坦化所述導電材料層至所述第一隔離層，以形成通孔。

可選地，在所述步驟S6中去除所述第二隔離層的同時，去除部分所述第一隔離層，以使所述第一隔離層的厚度為3.5-5.5K埃。

可選地，在所述步驟S7中所述導電材料層選用金屬鎢。

本發明還提供了一種基于上述的方法制備得到的半導體器件。

本發明還提供了一種電子裝置，包括上述半導體器件。

本發明為了解決現有技術中存在的問題，提供了一種半導體器件的制備方法，在所述方法中通過增加所述第一隔離層的厚度，并且在沉積第二隔離層之后，通過平坦化的方法去除部分所述第二隔離層，以減小所述第二隔離層的厚度，降低其應力，以避免所述第二隔離層在后續步驟中發生碎裂或者脫落，提高了器件的良率和性能。

本發明的優點在于：