[發明專利]基于多導航系統的抗遮擋的高精度同步時鐘系統及其同步方法

有效

• 申請號: 201410446903.2
• 申請日: 2014-09-04
• 公開（公告）號: CN104199278B
• 公開（公告）日: 2017-03-08
• 發明（設計）人: 張杰;周棟明
• 申請（專利權）人: 中國科學院測量與地球物理研究所;張杰
• 主分類號: G04G7/00
• 分類號: G04G7/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.基于多導航系統的抗遮擋的高精度同步時鐘系統，其特征在于，抗遮擋的高精度同步時鐘由信號處理模塊、核心控制模塊、壓控電壓模塊、恒溫晶振模塊、多模接收機模塊和外部接口模塊組成；以多模接收機提供的1PPS秒脈沖信號為參考時間信號，信號處理模塊采用連續不間斷的脈沖填補法來實時測量本地時鐘頻率，核心控制模塊根據頻率測量結果計算當前頻率偏差和壓控電壓值，以馴服本地晶振頻率，同時根據測量時間和頻率偏差計算本地時鐘的頻率漂移率，且信號處理模塊用FPGA內部邏輯門實現觸發器邏輯門，且觸發器邏輯門采用沿觸發方式來產生多種同步信號，當多模接收機模塊失鎖后，根據失鎖前計算得到的本地時鐘頻率漂移率和頻率偏差，預測并計算出壓控電壓值，調節本地時鐘頻率和本地1PPS秒脈沖信號的相位，提高同步精度，當接收機再次短暫鎖定時，根據失鎖期間采用連續不間斷脈沖填補法測量地頻率數據，快速修正本地時鐘頻率和1PPS秒脈沖信號相位，消除累計的同步誤差，使同步時鐘具備抗遮擋性能；

所述的連續不間斷的脈沖填補法和多種同步脈沖信號的產生由可編程門陣列器件FPGA芯片實現的信號處理模塊實現，所述的當前頻率偏差、當前壓控電壓值、頻率漂移率、預測壓控電壓值由FPGA內核實現的核心控制器實現，所述的多模接收機提供1PPS秒脈沖參考時間信號，所述的壓控電壓模塊將壓控電壓輸出給恒溫晶振以調節恒溫晶振頻率，所述的恒溫晶振具備頻率調節功能，且為同步時鐘系統提供本地時鐘。

2.根據權利要求1所述的基于多導航系統的抗遮擋的高精度同步時鐘系統，其特征在于，所述的可編程門陣列器件FPGA實現的信號處理模塊，采用連續不間斷的脈沖填補法測量本地時鐘與多模接收機提供的1PPS秒脈沖參考時間信號之間的相位差，在多模接收機模塊失鎖期間，信號處理模塊也始終測量二者的相位差，再次短暫鎖定時，根據失鎖期間采用連續不間斷脈沖填補法測量地頻率數據修正本地時鐘的頻率和本地1PPS秒脈沖信號的相位，提高時間同步精度和本地時鐘頻率馴服速度。

3.根據權利要求1所述的基于多導航系統的抗遮擋的高精度同步時鐘系統，其特征在于，首先，核心控制器對本地時鐘頻率測量數據進行基于改進滑動平均濾波算法的濾波，計算出本地恒溫晶振的頻率偏差，然后根據測量時間和頻率偏差計算出本地時鐘頻率的頻率漂移率，最后根據頻率偏差和頻率漂移率調節本地恒溫晶振的頻率。

4.根據權利要求1所述的基于多導航系統的抗遮擋的高精度同步時鐘系統，其特征在于，可編程門陣列器件FPGA實現的信號處理模塊，利用FPGA內部邏輯門實現觸發器邏輯門，且觸發器邏輯門采用沿觸發方式來產生固定頻率的1Hz、10Hz、50Hz、100Hz，250Hz高精度同步信號和IRIGB碼，且IRIGB碼同步精度優于100ns。

5.根據權利要求1所述的基于多導航系統的抗遮擋的高精度同步時鐘系統，其特征在于，可編程門陣列器件FPGA實現的信號處理模塊，利用FPGA內部邏輯門實現觸發器邏輯門，且觸發器邏輯門采用沿觸發方式，產生以1ms為單位的同步采樣脈沖和以1s為單位的同步啟動脈沖，采樣脈沖周期和啟動脈沖的啟動時間都可設置，且采樣脈沖、啟動脈沖與本地1PPS秒信號嚴格同步。

6.根據權利要求1所述的基于多導航系統的抗遮擋的高精度同步時鐘系統，其特征在于，所述的壓控電壓模塊，采用電阻R1和R3串聯反饋實現放大倍數小于1（R3/R1<1）的放大電路回路，采用電阻R2和R3串聯反饋實現放大倍數大于1（R3/R2>1）的放大電路回路，所述的壓控電壓模塊放大DAC輸出電壓，提高壓控電壓的分辨率和控制精度。