[發明專利]半導體結構的形成方法

在審

• 申請號: 201410438922.0
• 申請日: 2014-08-30
• 公開（公告）號: CN105448814A
• 公開（公告）日: 2016-03-30
• 發明（設計）人: 李鳳蓮
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 應戰;駱蘇華

技術領域

本發明涉及半導體制造領域，特別是涉及一種半導體結構的形成方法。

背景技術

隨著半導體集成電路的日益發展，半導體集成電路內部的電路密度越來越大，所包含的元件數量也越來越多。在半導體集成電路中，金屬氧化物半導體(MetalOxideSemiconductor，MOS)晶體管是其中最為重要的元件之一，隨著市場對半導體器件性能要求的日益提高，半導體器件的尺寸變得越來越小，對半導體器件的制造工藝帶來了許多改進與挑戰，微小的工藝偏差都會導致半導體器件電學性能的變化。

金屬互連結構作為半導體器件不可或缺的組成部分，包括連線層以及將其連接的插塞，所述連線層及插塞均包埋于介質層中。隨著半導體器件的尺寸變得越來越小，金屬互連結構的特征尺寸必須隨之減小，這就對金屬互連的結構及形成工藝提出了更高的要求，需要在多層以及復雜的連線層中進行高性能、高密度的插塞連接。在金屬互連結構特征尺寸縮小之前，當前工藝技術對金屬互連結構并無明顯不良影響，而特征尺寸的不斷縮小對工藝技術帶來了很大的挑戰，容易出現金屬互連結構電阻值漂移以及金屬互連結構寄生電容增加的問題，這些問題都會降低半導體器件電學性能。

發明內容

本發明解決的問題是：提供一種改善金屬互連結構電阻值漂移和寄生電容增加問題的半導體結構的形成方法。

為解決上述問題，本發明提供了一種半導體結構的形成方法，包括：提供半導體襯底，所述半導體襯底表面形成有晶體管，所述晶體管具有金屬硅化物層；形成覆蓋所述半導體襯底和晶體管的第一層間介質層；在所述第一層間介質層中形成插塞，所述插塞與所述金屬硅化物層連接；；形成覆蓋所述第一層間介質層及插塞的犧牲層；刻蝕所述犧牲層，在犧牲層中形成第一溝槽，所述第一溝槽暴露出第一層間介質層的表面，所述第一溝槽頂部尺寸大于或等于底部尺寸；形成填充滿所述第一溝槽的第二層間介質層；去除剩余犧牲層，形成第二溝槽，所述第二溝槽暴露出插塞的表面，且所述第二溝槽頂部尺寸小于或等于底部尺寸；形成填充滿所述第二溝槽的連線層，所述連線層底部與插塞電連接，且所述連線層頂部尺寸小于或等于底部尺寸。

可選的，所述犧牲層材料為無定形碳或者旋轉式涂布玻璃溶液。

可選的，所述犧牲層的厚度為

可選的，形成第一溝槽的方法為干法刻蝕。

可選的，所述形成第一溝槽的干法刻蝕方法，刻蝕氣體包含CF₄、CH₃F、CH₂F₂、CHF₃、SF₆、NF₃、SO₂、H₂、O₂、N₂、Ar和He中一種或幾種，刻蝕氣體的流量為10標況毫升每分～400標況毫升每分，偏壓為50V～500V，功率為100W～600W，溫度為30℃～70℃。

可選的，所述第二層間介質層材料為介電常數2.0～4.0的低k值材料或介電常數<2.0的超低k值材料。

可選的，去除剩余犧牲層的方法為灰化工藝或者濕法清洗工藝。

可選的，去除剩余犧牲層的灰化工藝，采用N₂和H₂的混合氣體，混合氣體的流量為500標況毫升每分～3000標況毫升每分，功率為1000W～5000W，溫度為50℃～400℃。

可選的，去除剩余犧牲層的濕法清洗工藝，采用去光阻劑，質量百分比濃度為30％～80％，溫度為50℃～70℃。

可選的，填充滿第二溝槽形成連線層的填充方法為物理氣相沉積法或者電化學沉積法。

本發明還提供了一種半導體結構的形成方法，包括：提供半導體襯底，所述半導體襯底表面上具有第一層間介質層，所述第一層間介質層中具有插塞，所述插塞和第一層間介質層頂部齊平；形成覆蓋所述插塞和第一層間介質層的犧牲層；刻蝕所述犧牲層，在所述犧牲層中形成第一溝槽，所述第一溝槽暴露出所述第一層間介質層表面，所述第一溝槽頂部尺寸大于或等于底部尺寸；形成填充滿所述第一溝槽的第二層間介質層；去除剩余犧牲層，形成第二溝槽，第二溝槽暴露出插塞表面，且所述第二溝槽頂部尺寸小于或等于底部尺寸；形成填充滿所述第二溝槽的連線層，所述連線層與插塞電連接，所述連線層頂部尺寸小于或等于底部尺寸。

可選的，所述犧牲層材料為無定形碳或者旋轉式涂布玻璃溶液。

可選的，所述犧牲層的厚度為

可選的，形成第一溝槽的方法為干法刻蝕。