[發明專利]高速放大器

有效

• 申請號: 201410431476.0
• 申請日: 2014-08-28
• 公開（公告）號: CN104426494B
• 公開（公告）日: 2018-01-12
• 發明（設計）人: A·M·A·阿里
• 申請（專利權）人: 美國亞德諾半導體公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 陳華成

背景技術

在放大器中，可能存在其頻率值與gm/C成比例的非主導頻率極點，其中gm是輸出級的跨導，C是輸出節點處的總電容(例如，C可以包括輸出節點處負載的電容、輸出節點本身的電容和寄生電容)。

對于高速應用，非主導極點需要被推出到高頻。低的非主導極點頻率能夠導致差的相位裕度(欠阻尼行為)和低帶寬。為了增加非主導極點的頻率，放大器可設計成在放大器的輸出級具有增加的電流以提高輸出級的gm。然而，這會導致功耗增加。另外，由于gm/C本質上受制造工藝限制，所以增加的電流不足以增加輸出級的非主導極點。

因此，對于具有增加或改進的非主導極點頻率且具有改進的帶寬和調整時間的放大器存在需求，而無需增加輸出級的電流。

附圖說明

圖1示出了根據本公開實施方案的電路。

圖2示出了根據本公開實施方案的電路中的晶體管的剖視圖。

圖3示出了根據本公開實施方案的偏置網絡。

圖4示出了根據本公開實施方案的電路。

圖5示出了根據本公開實施方案的電路中的晶體管的剖視圖。

圖6示出了根據本公開實施方案的電路。

圖7示出了根據本公開實施方案的電路。

具體實施方式

根據圖1所示的實施方案，電路100可以包括晶體管110、以及偏置網絡120。晶體管110可以在輸出節點上輸出以驅動負載140。偏置網絡120可以連接到晶體管110以將晶體管110的襯底和反向柵極中的至少一個偏置到虛擬浮動偏壓，使得當輸出節點輸出AC信號時，晶體管110的襯底、勢阱和反向柵極中的至少一個發生電壓電平移位。

在圖1中，電路100可以是放大器電路。晶體管110可以是PMOS(P型金屬氧化物硅)晶體管。晶體管110可以具有連接到待放大的輸入AC信號的柵極。驅動器130可以是與晶體管110串聯地連接在電源VDD和GND之間的電流驅動器，以產生驅動負載140的輸出節點。

可選地，晶體管110可以是配置為對通過放大器電路100的電流進行偏置的電流驅動式晶體管。在該情況下，驅動器130可以接收待放大的輸入信號。

在上述構造中，晶體管110可以在其源極點上連接到VDD，在其漏極節點上連接到輸出節點，并且反向柵極(或NWELL)與偏置網絡120串聯到電源VDD。晶體管110可以使其反向柵極、襯底和勢阱之一連接到偏置網絡120，使得偏置網絡120將在晶體管110的反向柵極、襯底和勢阱之一上的偏壓控制到虛擬浮動偏壓。虛擬浮動偏壓可以使得，當晶體管110的輸出輸出低頻范圍信號時，晶體管110的反向柵極、襯底和勢阱之一表現為浮動，即，能夠根據輸入和輸出處的信號來進行電壓電平移位。

圖2示出了晶體管110的理想化的剖視圖。

晶體管110可以是具有柵極202的PMOS，柵極202具有柵極氧化物層204、P摻雜源極區域206、P摻雜漏極區域208、N摻雜勢阱區域210和P型襯底212

根據電路100中實現的實施方案，晶體管110可以使其N摻雜勢阱區域(反向柵極)210、P型襯底212之一與偏置網絡120連接。諸如擴散或金屬分接等各種分接可以實現上晶體管110的上述部分中以連接到偏置網絡120。另外，偏置網絡120可以連接到DC偏壓，以防止晶體管410的正向偏置襯底結。

圖3示出了偏置網絡120。

偏置網絡120可以包括電阻器122和開關124之一。

虛擬浮動偏壓可以通過例如具有200千歐至1兆歐的電阻的極大電阻器將晶體管110的反向柵極、襯底和勢阱之一與偏壓(例如，VDD或GND)連接來完成，晶體管110的反向柵極、襯底和勢阱之一有效地充當浮動節點或電路100的低頻范圍內的開路的電路。

可替代地，晶體管110的反向柵極、襯底和勢阱之一可以連接到開關124，以在兩種狀態之間切換，其中晶體管110的反向柵極、襯底和勢阱之一可以在復位(關斷)相位中(當電路100不可工作或重新調整時)連接到偏壓(例如，VDD或GND)，而在可工作相位中(當電路100工作而輸出信號時)完全浮動。在復位相位中，反向柵極、襯底或勢阱可以設定成DC偏壓以有效復位晶體管110以防止晶體管電壓電平的漂移。另外，開關124可由控制器(未示出)控制以周期性地進入復位相位，從而防止晶體管電壓電平的漂移。控制器可以監控晶體管的平均DC電壓電平，如果判定出反向柵極、襯底或勢阱的電壓電平從期望電平漂移，則控制器可以控制開關124進入復位相位。