[發明專利]微處理器及其操作方法

有效

• 申請號: 201410431003.0
• 申請日: 2014-08-28
• 公開（公告）號: CN104239272B
• 公開（公告）日: 2019-05-24
• 發明（設計）人: G·葛蘭·亨利;泰瑞·派克斯
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F15/163
• 分類號: G06F15/163
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

1.一種微處理器，其特征在于，包括：

多個處理核；

多個資源，由上述多個處理核所共享；以及

多個硬件信號量，上述硬件信號量分別與上述多個資源的不同資源相關，其中每一硬件信號量能由上述多個處理核經由總線在上述處理核的非架構地址空間內的預定地址處進行讀取及寫入，上述非架構地址空間僅能由運行在上述處理核上的微碼存取；

上述多個處理核的每一處理核上的微碼，將上述多個硬件信號量的每一硬件信號量與所共享的不同資源的所有權相關，且被配置為對上述硬件信號量進行讀取及寫入；

其中，上述多個處理核的每一處理核被配置為對所選擇的硬件信號量進行寫入，以請求相關共享資源的所有權，并且對所選擇的硬件信號量進行讀取，以決定是否取得上述所有權；以及

上述多個處理核的每一處理核被配置為對所選擇的硬件信號量進行寫入以放棄相關共享資源的所有權。

2.根據權利要求1所述的微處理器，其特征在于，所共享的資源之一包括由上述多個處理核所共享的高速緩沖存儲器。

3.根據權利要求2所述的微處理器，其特征在于，上述多個處理核的每一處理核被配置為對與所共享的高速緩沖存儲器相關的硬件信號量進行寫入及讀取，直到該處理核在針對所共享的高速緩沖存儲器執行高速緩沖控制操作之前已取得所共享的高速緩沖存儲器的所有權為止。

4.根據權利要求3所述的微處理器，其特征在于，針對所共享的高速緩沖存儲器的上述高速緩沖控制操作包括：將所共享的高速緩沖存儲器中的已修改的高速緩沖線寫回至系統存儲器，以及使所共享的高速緩沖存儲器失效。

5.根據權利要求1所述的微處理器，其特征在于，所共享的資源之一包括能由上述多個處理核的每一處理核讀取及寫入的非架構存儲器。

6.根據權利要求5所述的微處理器，其特征在于，上述非架構存儲器被配置為儲存可信賴平臺模組的狀態，其中上述可信賴平臺模組在上述多個處理核的至多一處理核上的微碼中于任一即時時間被執行。

7.根據權利要求6所述的微處理器，其特征在于，上述多個處理核的每一處理核配置為：在該處理核從上述非架構存儲器中讀取上述可信賴平臺模組的狀態并開始執行上述可信賴平臺模組之前，經由上述硬件信號量先取得儲存在上述非架構存儲器中的上述可信賴平臺模組的狀態的所有權。

8.根據權利要求1所述的微處理器，其特征在于，所共享的資源之一包括控制暫存器，其中上述控制暫存器控制上述多個處理核的每一處理核各自的操作方面。

9.根據權利要求8所述的微處理器，其特征在于，在上述多個處理核的每一處理核被配置為：在該處理核更新上述控制暫存器之前，經由相關的硬件信號量先取得上述控制暫存器的所有權。

10.根據權利要求9所述的微處理器，其特征在于，上述控制暫存器包括上述多個處理核的每一處理核的、用以控制該處理核的上述操作方面的分開的各自欄位，其中該處理核從上述控制暫存器中讀取目前值，修改上述目前值的該處理核的對應欄位，并將修改后的目前值寫入上述控制暫存器，以僅更新該處理核的對應欄位而不更新其它處理核的對應欄位。

11.根據權利要求10所述的微處理器，其特征在于，上述控制暫存器的各欄位控制上述多個處理核的對應的總線時脈比。